지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2017.1
- 수록면
- 273 - 280 (8page)
이용수
초록· 키워드
오류제보하기
As massive integration technology of transistors has been developing, multi-core circuit is fabricated on a silicon chip and a clock frequency is getting faster to meet the system requirement. But increasing the clock frequency can induce some problems to violate the operation of system such as clock synchronization, so it is very import to avoid metastability events to design digital chips. In this paper, metastability windows are measured by bisection method in H-spice depending on temperature, supply voltage, and the size of transmission gate with D-FF designed with 180nm CMOS process. The simulation results show that the metastability window(: MW) is slightly increasing to temperature and supply voltage, but is quadratic to the area of a transmission gate, and the best area ration of P and N transitor in transmission gate is P/N=4/2 to get the least MW.
목차
등록된 정보가 없습니다.
참고문헌 (13)
참고문헌 신청
A. Majumdarf / 2010 / Hold time validation on silicon and the relevance of hazards in timing analysis / Design Automation Conf., 2006 43rd ACM/IEEE : 326 ~ 331
B. Rebaud / 2008 / Setup and Hold Timing Violations Induced by Process Variations, in a Digital Multiplier / Symp. on VLSI, 2008. ISVLSI '08. IEEE Computer Society Annual : 316 ~ 3
C. Smin / 2005 / Statistical static timing analysis: how simple can we get? / Design Automation Conf., 2005. Proc. 42nd : 652 ~ 657
D. Bertozzi / 2005 / NoC synthesis flow for customized domain specific multiprocessor systems-on-chip / IEEE Trans. Parallel and Distributed Systems 16 (2) : 113 ~ 129
D. Li / 2010 / Comparative analysis and study of metastability on high-performance flip-flops / Quality Electronic Design (ISQED), 2010 11th Int. Symp : 853 ~ 860
B. Rebaud / 2008 / Setup and Hold Timing Violations Induced by Process Variations, in a Digital Multiplier / Symp. on VLSI, 2008. ISVLSI '08. IEEE Computer Society Annual : 316 ~ 3
C. Smin / 2005 / Statistical static timing analysis: how simple can we get? / Design Automation Conf., 2005. Proc. 42nd : 652 ~ 657
D. Bertozzi / 2005 / NoC synthesis flow for customized domain specific multiprocessor systems-on-chip / IEEE Trans. Parallel and Distributed Systems 16 (2) : 113 ~ 129
D. Li / 2010 / Comparative analysis and study of metastability on high-performance flip-flops / Quality Electronic Design (ISQED), 2010 11th Int. Symp : 853 ~ 860
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Mesochronous Clock Based Synchronizer Design for NoC
한국전자통신학회 논문지
2015 .01
-
Measurement of Setup and Hold Time in a CMOS DFF for a Synchronizer
한국전자통신학회 논문지
2015 .01
-
안전하지 않은 I/O핀 노이즈 환경에서 MCU 클럭 보호를 위한 자동 온칩 글리치 프리 백업 클럭 변환 기법
전자공학회논문지
2015 .12
-
양극성 이중 독립 게이트 실리콘 나노와이어 전계 효과 트랜지스터 설계
한국정보통신학회논문지
2015 .12
-
총이온화선량 효과에 내성을 갖는 CMOS NOR 게이트 설계 및 검증
정보 및 제어 논문집
2021 .10
-
클럭 게이팅 적용회로의 상위수준 전력 모델링
전자공학회논문지
2015 .10
-
An Evaluation and Comparison of State-of-the-Art Flip-Flops for Low-Power Applications
IDEC Journal of Integrated Circuits and Systems
2023 .04
-
평면 삼중-게이트 재구성 전계효과트랜지스터의 게이트 구조가 전달 특성에 미치는 영향
대한전자공학회 학술대회
2020 .08
-
500W 급 스파이럴 블레이드의 게이트 위치 선정을 위한 연구(Ⅱ) - Three 게이트 시스템
한국기계가공학회 춘추계학술대회 논문집
2022 .12
-
CMOS Class-E 전력증폭기의 Cascode 구조에 대한 게이트바이어스 효과 분석
한국전자파학회논문지
2017 .06
-
LECTOR Based Clock Gating for Low Power Multi-Stage Flip Flop Applications
대한전자공학회 학술대회
2017 .01
-
Gate Overlap에 따른 나노선 CMOS Inverter 특성 연구
전기학회논문지
2017 .10
-
양자 회로 시뮬레이션 가속을 위한 순차적 게이트 병합 기법
전자공학회논문지
2025 .03
-
확장성을 고려한 QCA XOR 게이트 설계
한국항행학회논문지
2016 .01
-
클럭 게이팅 구동신호 기반 상위수준 전력모델의 전력 상태 수 감소
전자공학회논문지
2015 .09
-
이중게이트 구조의 Junctionless FET 의 성능 개선에 대한 연구
전기전자학회논문지
2015 .12
-
Secure Format-Preserving Encryption for Message Recovery Attack
Journal of KIISE
2017 .08
-
빠른 상승률을 갖는 펄스 방전 스위치의 과도 구간 안정성 개선을 위한 게이트 구동 시스템
전력전자학회 학술대회 논문집
2024 .11
-
안전한 MCU 클럭 보호를 위한 온칩 클럭 검사기 기반 자동화된 글리치 프리 백업 클럭 변환 기법
대한전자공학회 학술대회
2015 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0