메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Junhui Yang (Xi’an Jiaotong University) Yongmei Gan (Xi’an Jiaotong University) Laili Wang (Xi’an Jiaotong University) Cheng Zhao (Xi’an Jiaotong University) Yan Nie (Xi’an Jiaotong University) Li Ran (University of Warwick)
저널정보
전력전자학회 ICPE(ISPE)논문집 ICPE 2023-ECCE Asia
발행연도
2023.5
수록면
1,952 - 1,958 (7page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
The rated current of a single SiC MOSFET is always less than 100A at a voltage rating higher than 1.2kV. Therefore, plenty of SiC MOSFET dies paralleled as multi-chip power modules to increase the current capacity. However, due to the asymmetric layout and the difference between chip parameters, there will be severe current imbalance in power modules, affecting the reliability. This paper presents a multi-chip 1700V/1000A SiC power module, consisting of 18 paralleled chips in each switch of the half-bridge topology. A serial of current balancing optimization method is proposed, including chip classification, the optimization of layout, power terminals and driver loop. Finally, the double pulse test (DPT) is conducted to verify the performance of the power module.

목차

Abstract
I. INTRODUCTION
II. DBC SUBASSEMBLY DESIGN
III. SUBASSEMBLIES
IV. POWER MODULE FABRICATION AND TEST
V. CONCLUSIONS
REFERENCES

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

최근 본 자료

전체보기

댓글(0)

0