디지털 위상 정렬 기법을 사용한 데이터와 클럭 복구 장치 ( Data and Clock Recovery with Digital Phase Alignment Scheme )

나지하 ,  이범철

한국통신학회논문지

1998 .10

광대역 전디지털 클록 데이터 복원회로 설계

고귀한 ,  정기상 ,  김강직 외 1명

전기학회논문지

2012 .11

이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로

안희선 ,  이순재 ,  박원기 외 2명

대한전자공학회 학술대회

2009 .07

Cyclic Analog-to-Digital Converter를 위한 Improved-Clocking 회로의 구현 및 비교

김민오 ,  김태훈 ,  홍기문 외 3명

대한전자공학회 학술대회

2013 .07

넓은 범위의 All-Digital Clock and Data Recovery를 위한 Digitally-Controlled Oscillator 설계

박관서 ,  정덕균

대한전자공학회 학술대회

2018 .06

Design of Clock Gears for Low-power Media Bus

Yong-Hwan Lee ,  Hoon-Ju Chung ,  Chang-Gu Rho

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2008 .07

Clock and Data Recovery Circuit Using Two Digital Phase Aligners and a Phase Interpolator for Burst Mode Applications

Chang-Kyung Seong ,  Woo-Young Choi

대한전자공학회 ISOCC

2007 .10

Design of 2.5Gb/s non-PLL-type All-Digital Clock Recovery Circuit

Soojin Kim ,  Kyeongsoon Cho

대한전자공학회 ISOCC

2010 .11

A New Burst Mode Clock and Data Recovery Circuit

Seung-Woo Lee ,  Chang-kyung Seong ,  Bhum-cheol Lee 외 1명

대한전자공학회 ISOCC

2007 .10

Wide-Tracking Range Clock and Data Recovery Circuit의 CPPSIM 모델링

김민오 ,  신우열 ,  홍기문 외 4명

대한전자공학회 학술대회

2009 .11

Digital IF용 AD변환기의 CLOCK 간섭에 대한 연구

조은래 ,  김종훈 ,  임성빈

한국통신학회 학술대회논문집

2001 .07

Multi-Gigabit/s binary link 의 Digital clock and Data Recovery 의 CPPSIM 모델링

김수호 ,  신우열 ,  홍기문 외 4명

대한전자공학회 학술대회

2009 .11

The Study on Clock Recovery in Minimum Bandwidth signal

Kyung Gyu Chun ,  Dae Young Kim

한국통신학회 학술대회 및 강연회

2003 .04

An On-Chip Test Clock Control Scheme for Circuit Aging Monitoring

Hyunbean Yi

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2013 .02

All-Optical Clock Signal Extraction from Non-Return-to-Zero Signal for Optical Clock Recovery

이창희 ,  Hak Kyu Lee

OPTOELECTRONICS & COMMUNICATIONS CONFERENCE

1997 .01

Variable Rate Clock and Data Recovery Circuit for Biomedical Application

HyungGu Pa ,  k ,  Hongjin Kim 외 1명

대한전자공학회 ISOCC

2012 .11

A 40 Gb/s Clock and Data Recovery Module with Improved Phase-Locked Loop Circuits

Hyun Pa ,  k ,  Kang Wook Kim 외 2명

[ETRI] ETRI Journal

2008 .04

Design and Characterization of a 10 Gb/s Clock and Data Recovery Circuit Implemented with Phase-Locked Loop

Jae Ho Song ,  Tae Whan Yoo ,  Jeong Hoon Ko 외 3명

[ETRI] ETRI Journal

1999 .06

1.25Gbps Clock/ Data Recovery with a Wide Frequency Tracking

Jung Yong Lee ,  Jin Ku Kang

대한전자공학회 ISOCC

2006 .10

결합 보간 필터를 이용한 QSPK Clock Recovery 회로 ( A QPSK clock recovery circuit based on a combined filter )

신은정 ,  장일순 ,  김응배 외 1명

한국통신학회논문지

2001 .06