병렬처리 시스템에서 프로세서 간 통신 메카니즘이 전체 성능에 미치는 영향

김종현 ,  오길록

(구)정보과학회논문지

1988 .10

대용량 전전자교환기의 고속 내부통신망 성능 평가에 관한 연구 ( A Study on the Performance Evaluation of High Speed Interprocessor Communication Network in a Large Capacity Digital Switching System )

최진규 ,  박형준 ,  정연쾌 외 2명

전자공학회논문지-A

1996 .05

TDX-1에서의 프로세서간 통신 ( The Interprocessor Communication in TDX-1 )

이호진

대한전자공학회 학술대회

1986 .01

Design and Implementation of a General Purpose Parallel Image Processor Chip

Myung H. Sunwoo ,  Soo Hwan Ong ,  Byung Dug Ahn 외 1명

ICVC : International Conference on VLSI and CAD

1995 .01

JPEG 인코더를 위한 고성능 병렬 프로세서 하드웨어 설계 및 검증

김용민 ,  김종면

대한임베디드공학회논문지

2011 .01

Integrated Multi-Protocol Processor - Communication Processor

Moto ,  ola

대한전자공학회 단기강좌

1991 .01

Efficient Algorithms for Assigning Parallel Tasks to a Minimum Number of Parallel Processors

Takao Ozawa ,  Yoji Kajitani ,  Shuichi Ueno

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1986 .01

Parallel Processing 을 위한 순차적 프로그램에서 데이타 독립성 분석

김상욱

한국정보과학회 학술발표논문집

1982 .04

Parallel Two-Processor Scheduling for Interval Ordered Tasks

Yoojin Chung

Journal of Electrical Engineering and information Science

2000 .06

고하중 3 축 병렬기구의 설계

김성일 ,  정지하 ,  정철훈 외 3명

한국정밀공학회 학술발표대회 논문집

2017 .12

An Implementation of Multi-Layer Parallel Packet Processing in the OMNI2 Flow-based Network Processor

Kang-Il Choi ,  Jung Hee Lee ,  Bhum Cheol Lee

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2015 .06

High Performance Digital Neural Processor and Its Three Level Pipeline Processor Array

Jong Moon Kim ,  Yoon Seon Song

ICVC : International Conference on VLSI and CAD

1995 .01

A DESIGN OF INTER-PROCESSOR COMMUNICATION NETWORK USING PACKET SWITCH FOR MOBILE COMMUNICATION SYSTEM

Jae Hong Kim ,  Jin Wook Lee ,  Jun Mo Jo 외 7명

대한전자공학회 워크샵

1996 .01

ATM교환기의 프로세서간 통신을 위한 바이패싱 기능을 갖는 고속 셀 집속 / 분배 장치의 설계 및 성능평가 ( The Design and Performance Evaluation of a High-Speed Cell Concentrator / Distributor with a Bypassing Capability for Interprocessor Communication in ATM Switching Systems )

이민석 ,  송광석 ,  박동선

한국통신학회논문지

1997 .06

ATM교환기의 프로세서간 통신을 위한 바이패싱 기능을 갖는 고속 셀 집속 / 분배 장치의 설계 및 성능평가 ( The Design and Performance Evaluation of a High-Speed Cell Concentrator / Distributor with a Bypassing Capability for Interprocessor Communication in ATM Switching Systems )

이민석 ,  이호근 ,  여환근 외 2명

한국통신학회 학술대회논문집

1995 .11

Experimental Evaluation of Processor Scheduling Algorithm for Parallel Logic Simulation

Tadashi Seko ,  Takeshi Kugo ,  Fang Wang 외 2명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1993 .01

Design and Evaluation of a Novel Parallel Processor Chip with the Real-Shared Cache Module

Zhe LIU ,  Hi ,  oyuki KURINO 외 1명

대한전자공학회 ISOCC

2004 .10

4-parallel 구조 FFT 프로세서 설계

조상인 ,  조상성

대한전자공학회 학술대회

2006 .11

Vector Signal Processor 와 Digital Filter Processor 의 응용

Steve B ,  ightfield

대한전자공학회 단기강좌

1987 .01

Design of a High-performance 24-Bit Digital Signal Processor

Chang Hee Jang

KITE JOURNAL OF ELECTRONICS ENGINEERING

1996 .01