지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. Modified Booth 곱셈기와 고정길이 곱셈기
Ⅲ. 제안하는 오차보상 방법
Ⅳ. Approximate Carry 생성
Ⅴ. 제안한 곱셈기의 성능분석
Ⅵ. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
오차범위 분석을 통한 고정길이 modified Booth 곱셈기의 최대오차 감소
전자공학회논문지-SD
2005 .10
고정길이 Booth-Folding 제곱기 디자인
한국통신학회논문지
2005 .08
저전력 설계를 위한 절단된 Booth 곱셈기 구조 ( A Truncated Booth Multiplier Architecture for Low Power Design )
전자공학회논문지-SD
2000 .09
저전력 바이패싱 Booth 곱셈기 설계
한국산업정보학회논문지
2013 .10
Lower Power Booth Multiplier
대한전자공학회 학술대회
1998 .01
저오차 고정길이 그룹 CSD 곱셈기 설계
전자공학회논문지-SD
2009 .09
수정된 Booth 알고리즘을 이용한 고속 직병렬 곱셈기의 설계
전기학회논문지
1996 .08
새로운 복합모드로직과 사인선택 Booth 인코더를 이용한 고성능 32×32 bit 곱셈기의 설계 ( Design of a high performance 32×32-bit multiplier based on novel compound mode logic and sign select Booth encoder )
전자공학회논문지-SD
2001 .03
Modified Booth 곱셈기를 위한 고성능 파이프라인 구조
전자공학회논문지-SD
2009 .12
고정길이 그룹 CSD 곱셈기 설계 및 FFT 응용
대한전자공학회 학술대회
2009 .05
파이프라인 기법을 이용한 고성능 modified Booth 곱셈기 설계
대한전자공학회 학술대회
2009 .11
저전력 디지털 신호처리 응용을 위한 작은 오차를 갖는 절사형 Booth 승산기 설계
한국정보통신학회논문지
2002 .04
A Low-Power Booth Multiplier Using Data Partitioning
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
전류모드 CMOS 다치 논리회로를 이용한 32×32-Bit Modified Booth 곱셈기 설계
전자공학회논문지-SD
2003 .12
인접블록의 움직임벡터를 이용한 고속 움직임추정 방식
한국통신학회논문지
2005 .12
입력 데이터 분할을 이용한 저전력 부스 곱셈기 설계
한국통신학회논문지
2005 .11
Ubiquitous-Booth 설계 연구
한국정보통신설비학회 학술대회
2007 .01
32X32 Booth Multiplier Capable of the Parallel Computations of 32 , 16 , 8 Bit Multimedia Data
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1998 .01
Radix-4 Modified Booth’s 알고리즘을 응용한 타원곡선 스칼라 곱셈
한국정보통신학회논문지
2004 .10
소자 분야 - Booth 알고리즘의 승수 비트-쌍 재코딩을 이용한 광곱셈기의 구현에 관한 연구
전자공학회논문지-D
1998 .10
0