지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.7 No.1
- 발행연도
- 2007.3
- 수록면
- 1 - 10 (10page)
이용수
초록· 키워드
오류제보하기
In recent few years, low-power electronics has been a leading drive for technology developments nourished by rapidly growing market share. Mobile DRAM, as a fundamental block of hand-held devices, is now becoming a product developed by limitless competition. To support application specific mobile features, various new power-reduction schemes have been proposed and adopted by standardization. Tightened power budget in battery-operated systems makes conventional schemes not acceptable and increases difficulty of the circuit design. The mobile DRAM has successfully moved down to 1.5V era, and now it is about to move to 1.2V. Further voltage scaling, however, presents critical problems which must be overcome. This paper reviews critical issues in mobile DRAM design and various circuit schemes to solve the problems. Focused on analog circuits, bitline sensing, IO line sensing, refresh-related schemes, DC bias generation, and schemes for higher data rate are covered.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. BIT-LINE SENSING
Ⅲ. IO LINE SENSING
Ⅳ. REFRESH CHARACTERISTICS
Ⅴ. DC GENERATION
Ⅵ. HIGH-SPEED INTERFACE
Ⅶ. CONCLUSIONS
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
DRAM 특집을 내면서
전기의세계
1989 .04
-
Low Power Consumption Circuits for High Density DRAM`s
ICVC : International Conference on VLSI and CAD
1997 .01
-
DRAM의 성능 향상을 위한 Pre-Refresh 기법
한국정보기술학회논문지
2018 .10
-
A fine-grained refresh scheme for a DRAM power reduction in deep learning applications
대한전자공학회 학술대회
2018 .06
-
저전압 DRAM 회로 설계 검토 및 제안 ( Reviews and Proposals of Low-Voltage DRAM Circuit Design )
전자공학회논문지-SD
2001 .04
-
개선된 전력소비 특성을 갖는 Dram용 감지회로 설계에 관한 연구 ( A Study on the Design of Sense Amplifier With Enhanced Power Consumption Characteristic for Dram`s )
대한전자공학회 학술대회
1990 .11
-
256K DRAM의 신뢰성
전자진흥
1985 .01
-
DRAM의 한계
전기의세계
1989 .04
-
ECC를 적용한 DRAM의 초기화 시간 최소화 방법
대한전기학회 학술대회 논문집
2006 .10
-
저전력 DRAM을 위한 온-칩 온도 감지 회로
대한전기학회 학술대회 논문집
1996 .11
-
DRAM refresh parameter에 따른 컴퓨팅 성능 변화
한국정보과학회 학술발표논문집
2020 .07
-
[박사학위 논문초록] 고성능 및 저전력 3D 적층형 DRAM에 관한 연구
전자공학회지
2019 .12
-
A Low Power Voltage Down Converter for 64M DRAMs
대한전자공학회 학술대회
1997 .11
-
Double Shared Bit Line Sense Amplifier Scheme for High Density DRAMs
ICVC : International Conference on VLSI and CAD
1995 .01
-
A Nonvolatile Refresh Scheme Adopted 1T-FeRAM for Alternative 1T-DRAM
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2008 .03
-
저전력 DRAM을 위한 리프레시 주기 설정 기법
한국정보과학회 학술발표논문집
2009 .06
-
메모리 접근 경향을 고려한 적응적 DRAM Refresh
대한전자공학회 학술대회
2016 .06
-
DRAM의 저전력 , 고속화에 따른 VDC 설계에 관한 연구 ( A Study on the Design of the Voltage Down Converter for Low Power , High Speed DRAM )
대한전자공학회 학술대회
1998 .11
-
DRAM의 저전력, 고속화에 따른 VDC 설계에 관한 연구
대한전자공학회 학술대회
1998 .11
-
McSimA+ 시뮬레이터를 활용한 DRAM 파라미터별 성능 민감도 연구
대한전자공학회 학술대회
2016 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
Effective Estimation Method of Routing Congestion at Floorplan Stage for 3D ICs
Byung-Gyu Ahn
,
Jaehwan Kim
,
Wen
외 2명
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2011
.12
Threshold Voltage Modeling of Double-Gate MOSFETs by Considering Barrier Lowering
Byung-Kil Choi
,
Ki-Heung Pa
,
k
외 3명
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2007
.06
A Sense Amplifier Scheme with Offset Cancellation for Giga-bit DRAM
Hee-Bok Kang
,
Suk-Kyoung Hong
,
Heon-Yong Chang
외 7명
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2007
.06
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-016563505