지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2000.11
- 수록면
- 59 - 66 (8page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 DSP에서 필수적인 고속 저 전력 조건 선택 덧셈기/뺄셈기의 마크로 셀 라이브러리를 설계, 구축하였다. 덧셈기의 Carry전달 지연 시간을 최소로 하기 위한 CLA 기법과 연산 가능한 모든 결과 값을 미리 계산한 후 선택하는 조건 선택 기법을 적용하였다. 또한 이러한 설계방법이 8비트에서 64비트까지 자동 생성될 수 있도록 전용 프로그램을 작성하고 셀 기반 설계기법을 도입하여 Auto P&R Tool과 연계하여 자동으로 레이아웃이 가능하도록 허였다. 제안된 덧셈기/뺄셈기는 0.25㎛, 1-Poly, 5-Metal, N-well CMOS 공정을 사용하여 제작되었으며, 2.5V 단일 공급전압에서 지연시간, 소모 전력을 측정하였다. 측정결과 32 비트 덧셈기/뺄셈기의 경우 3.43㎱의 지연시간과 42.8㎼/㎒의 전력소비를 나타내였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 전체구조
Ⅲ. 블록 설계
Ⅳ. 실험 결과
Ⅴ. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
고속 64 비트 CMOS 덧셈기의 구조 및 설계
대한전자공학회 학술대회
1996 .05
-
A 1bit Carry Propagate Free Adder/Subtracter VLSI Using Adiabatic Dynamic CMOS Logic Circuit Technology
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2002 .07
-
Sub-One volt DC Power Supply Expandable 4-bit Adder/Subtracter System using Adiabatic Dynamic CMOS Logic Circuit Technology
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2002 .07
-
저전력 기법을 이용한 16비트 ELM 덧셈기의 설계 ( A Design of 16bit ELM adder using Low Power Design Methodology )
대한전자공학회 학술대회
1998 .01
-
Borrow Look-ahead Subtracter 설계에 대한 분석
대한전기학회 학술대회 논문집
2000 .11
-
High Performance Adder Circuit for the Low Power High Speed DSP
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1995 .01
-
고정계수 곱셈을 위한 비트패턴 전용덧셈기 설계
한국정보통신학회논문지
2008 .11
-
비교기를 사용하지 않는 부호화-절대값 가/감산기 설계
전자공학회논문지-SD
2008 .01
-
고성능 가산기의 최적화 연구
한국통신학회논문지
2004 .05
-
1bit 전가산기와 4bit 덧셈 연산기 74LS283에서의정 논리와 부 논리에 대한 분석
대한전기학회 학술대회 논문집
2000 .11
-
고속동작 가능한 새로운 1-비트 전가산기 설계
대한전자공학회 학술대회
2007 .11
-
혼합 가산기를 위한 부가산기의 순서와 비트 할당 연구
대한전자공학회 학술대회
2006 .11
-
새로운 구조의 고속 1비트 전가산기 회로설계
대한전자공학회 학술대회
2009 .07
-
팬 아웃이 고정된 carry increment 덧셈기 설계 방법
전자공학회논문지-SD
2008 .02
-
Bootstrapped CMOS Differential Logic 기술을 채용한 Near-VTH Supply에서 동작하는 64-Bit Adder 설계
대한전자공학회 학술대회
2008 .06
-
근사 덧셈을 사용하는 SIMD 포화 덧셈기
한국정보과학회 학술발표논문집
2004 .10
-
Modified Carry-Increment Adder Design
대한전자공학회 학술대회
2006 .11
-
고속 64 비트 CMOS 뎃셈기의 구조 및 설계 ( An Architecture and Design of a Fast 64-bit Static CMOS Adder )
대한전자공학회 학술대회
1996 .01
-
부동소수점 덧셈 연산기의 저전력화 구조 ( Low Power Architecture for Floating Point Adder )
대한전자공학회 학술대회
1998 .11
-
부동소수점 덧셈 연산기의 저전력화 구조
대한전자공학회 학술대회
1998 .11
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-000710760