지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
1. Introduction
2. Floating Point Addition
3. Triple data path in Floating Point Adder
4. Discussion
5. References
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
부동소수점 덧셈 연산기의 저전력화 구조 ( Low Power Architecture for Floating Point Adder )
대한전자공학회 학술대회
1998 .11
다중프로세서 칩용 부동소수점 연산기의 구조
대한전자공학회 학술대회
1997 .11
다중프로세서 칩용 부동소수점 연산기의 구조 ( Architecture Design of Floating-Point Unit for Multi-Processor Chip )
대한전자공학회 학술대회
1997 .11
고속 연산을 위한 병렬 십진 부동소수점 가산기 설계
한국통신학회 학술대회논문집
2013 .06
저전력 Approximate Floating Point Adder 설계
대한전자공학회 학술대회
2020 .08
고속 Floating Point Unit 설계
전자공학회논문지-IE
2002 .06
부동소수점 덧셈과 곱셈에서의 라운딩 병렬화 알고리즘 연구
대한전자공학회 학술대회
1998 .11
부동소수점 덧셈과 곱셈에서의 라운딩 병렬화 알고리즘 연구 ( Study on Parallelized Rounding Algorithm in Floating-point Addition and Multiplication )
대한전자공학회 학술대회
1998 .11
부동소수점 연산을 지원하는 재구성 가능 배열 구조
대한전자공학회 학술대회
2007 .05
고속 64 비트 CMOS 덧셈기의 구조 및 설계
대한전자공학회 학술대회
1996 .05
RB 연산을 이용한 고속 2의 보수 덧셈기의 설계 ( The Design of A Fast Two's Complement Adder with Redundant Binary Arithmetic )
전자공학회논문지-SD
2000 .05
3D 그래픽 Geometry Engine을 위한 부동소수점 연산기의 설계
전자공학회논문지-SD
2005 .10
병렬 프로세서를 이용한 3D 그래픽용 기하변환기의 구현
대한전자공학회 학술대회
2007 .05
Expanding Design Space of Adder Architecture for Better Time-Area Trade-offs
대한전자공학회 ISOCC
2004 .10
부동소수점 응용을 위한 저온도 마이크로프로세서 설계
정보과학회논문지 : 시스템 및 이론
2009 .12
3D 그래픽 Geometry Engine을 위한 부동소수점 연산기의 설계
한국통신학회 학술대회논문집
2005 .06
고성능 가산기의 최적화 연구
한국통신학회논문지
2004 .05
Analysis on Full Adder with Restoring Function in Nominal and Low Supply Voltage
대한전자공학회 학술대회
2017 .01
혼합 가산기를 위한 부가산기의 순서와 비트 할당 연구
대한전자공학회 학술대회
2006 .11
1bit 전가산기와 4bit 덧셈 연산기 74LS283에서의정 논리와 부 논리에 대한 분석
대한전기학회 학술대회 논문집
2000 .11
0