지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 대한전자공학회 학술대회 ICEIC 2017 International Conference on Electronics, Information, and Communication
- 발행연도
- 2017.1
- 수록면
- 102 - 105 (4page)
이용수
초록· 키워드
오류제보하기
In this paper, static CMOS and modular full adders are introduced and checked whether each full adder based on 22-nm FinFET technology node can operate well in various supply voltage. Hybrid full adder shows that it does not work with low supply voltage. The reason why the malfunction of hybrid full adder with low supply voltage is analyzed. The rest full adders that operate well with low supply voltage are compared in aspects of delay, energy and energy delay product (EDP). When comparing with static CMOS full adder in low voltage, the pass gate logic full adder decreases about 10% delay, 15% energy, and 24% EDP.
목차
Abstract
1. Introduction
2. Review of Static CMOS and Modular Full Adders
3. Simulation Results and Analysis
4. Conclusion
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Design of an Approximate Adder based on Modified Full Adder and Nonzero Truncation for Machine Learning
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2023 .04
-
Design and Analysis of a Low-cost Approximate Adder with OR and Zero Truncation
IEIE Transactions on Smart Processing & Computing
2021 .08
-
An Accuracy Enhanced Error Tolerant Adder with Carry Prediction for Approximate Computing
IEIE Transactions on Smart Processing & Computing
2019 .08
-
정확도를 높인 Approximate Adder 설계
대한전자공학회 학술대회
2020 .08
-
Full Adder 회로에서 7nm FinFET 기술의 성능 분석
대한전자공학회 학술대회
2024 .06
-
A Fast (7, 3)-adder Circuit for High-speed Multiplier Design
IEIE Transactions on Smart Processing & Computing
2022 .08
-
Probabilistic based CMOS Adder for High Speed Communication Systems
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2021 .04
-
대형 Adder Tree 구조에 최적화된 덧셈기를 위한 효율적인 XOR 논리 회로 연구
대한전자공학회 학술대회
2021 .11
-
AND 기반의 캐리 예측 신호를 활용한 근사 가산기 설계
대한전자공학회 학술대회
2021 .06
-
저전력 Approximate Floating Point Adder 설계
대한전자공학회 학술대회
2020 .08
-
Implementation of Enzyme-Based Half-Adder with Complete Functionality
한국생물공학회 학술대회
2019 .04
-
캐스캐이드 ADDER 회로 설계 및 시뮬레이션에 관한 연구
한국통신학회 학술대회논문집
2018 .01
-
Bfloat16 수 체계 기반의 adder와 multiplier의 성능 분석
대한전자공학회 학술대회
2019 .11
-
완전동형암호로 암호화된 데이터에 적합한 산술 가산기의 구현 및 성능향상에 관한 연구
정보보호학회논문지
2017 .06
-
Comparison of Approximate Computing with Sobel Edge Detection
IEIE Transactions on Smart Processing & Computing
2021 .08
-
Low Power Latch-adder Based Multiplier Design
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .12
-
근사 캐리 예측 기반의 오차 허용 가산기의 최근 연구 동향
전자공학회논문지
2021 .06
-
특화 회귀 모델을 활용한 디지털 회로 설계의 기계 학습 기반 최적화
대한전자공학회 학술대회
2024 .06
-
Design of an Inverter-based 3rd Order ∆Σ CMOS Modulator using a 1.5 bit Comparator and Analog Adder
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .02
-
A Novel Approximate Adder with Enhanced Low-cost Carry Prediction for Error Tolerant Computing
IEIE Transactions on Smart Processing & Computing
2019 .12
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2017-569-002194202