A Fast (7, 3)-adder Circuit for High-speed Multiplier Design

Myungchul Yoon

doi:10.5573/IEIESPC.2022.11.4.298

추천

검색

질문

자료유형: 학술저널

저자정보: Myungchul Yoon (Dankook University)

저널정보: 대한전자공학회 IEIE Transactions on Smart Processing & Computing IEIE Transactions on Smart Processing & Computing Vol.11 No.4

발행연도: 2022.8

수록면: 298 - 303 (6page)

DOI: 10.5573/IEIESPC.2022.11.4.298

이용수

📌

연구주제

📖

연구배경

🔬

연구방법

🏆

연구결과

초록· 키워드

오류제보하기

A set of fast (m, 3)-adder circuits (4 ≤ m ≤ 7) is presented in this paper. An (m, 3)-adder adds m bits at a time and produces three outputs (N, C, S). These adders are designed to implement high-speed (7, 3)-adder based multipliers that use a (7, 3)-adder as a basic unit and five other adders ((6, 3), (5, 3), (4, 3), (3, 2), and (2, 2)-adder) as auxiliary units for the addition of partial products. Multipliers require adding tens of partial products to obtain a result, and they can be added by (7, 3)-adders more quickly than by (3, 2)-adders. In simulation results, the worst-case delay and power of the new (7, 3)-adder are 1.45 times and 2.4 times larger than those of the reference (3, 2)-adder. However, the parallel addition of partial products with the (7, 3)-adder is faster and consumes less power than with the (3, 2)-adder because the (7, 3)-adder based multiplier requires fewer adders and addition stages than a (3, 2)-adder based multiplier. This result shows that the speed of a multiplier can be increased by using (7, 3)-adders instead of (3, 2)-adders in reducing partial products.

#Adder #(m,3)-adder #Multiplier #Multiplier design #Adder circuit

참고문헌 (14)

참고문헌 신청

M. C. Park, B. W. Lee, G. M. Kim, and D. H. Kim, “Compact and Fast Multiplier Using Dual Array Tree Structure”, IEEE Int. Symp. on Circuit and Systems, Chigago, vol. 3, pp. 1817-1820, 1993. Article (CrossRef Link)

C.S. Wallace, “A Suggestion for a Fast Multiplier”, IEEE Trans. Electron. Compt., vol. 13, no. 1, pp. 14-17, 1964. Article (CrossRef Link)

L. Dadda, Some Schemes for Parallel Multipliers, Alta Frequenza, 1965.

P. Mehta, D. Gawali, “Conventional versus Vedicmathematical method for Hardware implementation of a multiplier”,IEEE Int. Conf. on Advances in Computing, Control, and Telecommun.Technologies, pp. 640-642, 2009. Article (CrossRef Link)

A. D. Booth, “A Signed Binary Multiplication Technique,” Jour. ofMech. Appl. Math., vol. 4, pp. 236-240, 1951. Article (CrossRef Link)

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

Myungchul Yoon

소속기관 단국대학교

주요연구분야 공학 > 전기전자공학 > 전자공학

논문수 8 이용수 177

최근 본 자료

전체보기

UCI(KEPA) : I410-ECN-0101-2022-569-001700978

구분	그룹	데이터 항목
AI 학습용 데이터	원문	원문 PDF 파일
AI 학습용 데이터	원문 + 메타 (기본/상세)	원문 PDF 파일 및 서지정보 CSV
대량 구매용 데이터	B2B 구독 방식	특정 자료 한정으로 원문 접근 권한 부여
대량 구매용 데이터	URL 전달 방식	바로 PDF 뷰어를 열람할 수 있는 URL 제공

구분	그룹	데이터 항목
AI 학습용 데이터	기본 메타	발행기관명, 간행물명, 권호명, 권(vol), 호(issue), 통권, 발행연도, 발행월, 논문명, 저자명, 시작페이지, 종료페이지, 전체페이지, 상세페이지URL
상세 메타 데이터	발행기관 메타	발행기관 이명, 영문명, 창립연도, 홈페이지URL, 발행기관 소개
	간행물 메타	부제목, 간행물 유형, ISSN, ISBN, 최초발행연도, 폐간연도, 간행빈도, 발행주기, 등재사항, 이용수, 피인용수, 권호수, 논문수, 표지이미지
	논문 메타	작성 언어, 부제목, 대등제목, 목차, 키워드, 초록, 이미지, 참고문헌, 이용수, 피인용수, 논문활용도, DBpia통합주제분류, KDC분류, DDC분류, 한국연구재단분류, UCI, DOI
	저자 메타	소속기관, 소속부서, 직급, 연구분야, 연구키워드, 이용수, 피인용수, 저자 논문활용도

구분	그룹	데이터 항목
※ 결합형/맞춤형 메타 데이터는 신청 내용에 따라 다양하게 제공 가능
이용순위 정보	주제분야별 많이 이용된 논문	“인문학”에서 많이 이용된 논문 TOP100
	이용기관별 많이 이용된 논문	“중고등학교”에서 많이 이용된 논문 TOP100
	세부기관별 많이 이용된 논문	“서울대학교”에서 많이 이용된 논문 TOP100
	키워드별 많이 이용된 논문	“Chat GPT”에서 많이 이용된 논문 TOP100
키워드 정보	많이 이용된 키워드	특정기간/분야/저널 내 많이 이용된 키워드
	많이 발행된 키워드	특정기간/분야/저널 내 많이 발행된 키워드
	많이 검색된 키워드	특정기간/분야/저널 내 많이 검색된 키워드
	연구 트렌드 키워드	특정 키워드 연관 연구동향 분석 데이터 키워드

논문 기본 정보

초록· 키워드

AI 요약

연구주제

연구배경

연구방법

연구결과

주요내용

목차

참고문헌 (14)

함께 읽어보면 좋을 논문

이 논문의 저자 정보

최근 본 자료

댓글(0)