메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Min Hee Kang (Sogang University) Woo Young Choi (Sogang University)
저널정보
대한전자공학회 대한전자공학회 학술대회 2019년도 대한전자공학회 하계종합학술대회 논문집
발행연도
2019.6
수록면
97 - 100 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Because nanoelectromechanical (NEM) memory switches have higher pull-in voltage (V<SUB>PI</SUB>) and lower reliability than CMOS devices, reducing V<SUB>PI</SUB> and maximum stress (σ<SUB>MAX</SUB>) of NEM memory switches are critical issues of implementing monolithic-3D (M3D) CMOS-NEM hybrid reconfigurable logic (RL) circuits. In this paper, we propose a novel notched anchor design to reduce the V<SUB>PI</SUB> and σ<SUB>MAX</SUB> of NEM memory switches. In the case of the proposed NEM memory switches, their anchors are placed in the vias of metal interconnection layers. Thus, if notched patterns are patterned onto the anchors, it will be helpful to effectively increase beam length, which eventually lowers V<SUB>PI</SUB> and σ<SUB>MAX</SUB> while boosting chip density. In this manuscript, our proposed idea has been confirmed by finite-element-method (FEM) simulation. According to the simulation results, the proposed notched anchor design lowers V<SUB>PI</SUB> by ~23 % and σ<SUB>MAX</SUB> by ~24 %.

목차

Abstract
I. Introduction
II. Results and discussion
III. Conclusion
References

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0