메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
박준우 (고려대학교) 이혜영 (고려대학교) 신채현 (고려대학교) 박종선 (고려대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2023년도 대한전자공학회 하계학술대회 논문집
발행연도
2023.6
수록면
134 - 138 (5page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
This paper presents a charge-sharing-based SRAM computing memory macro with in-memory reference voltage generation. To support the BNN"s XNOR operation efficiently, a chargesharing- based 12T SRAM bit-cell is proposed. Additionally, an analog-to-digital converter (ADC) has been used to read out the analog computing value to digital value, which occupies a large portion of the chip area. To reduce the conventional ADC"s hardware cost, we utilize the reference array for generating the reference voltage in the memory. This also supports adaptive reference voltage generation according to the weight pattern. The 256×80 SRAM Compute-inmemory macro test chips are fabricated in 28-nm FD-SOI process. The proposed SRAM macro is measured at a supply voltage of 0.9V with a throughput of 8192 GOPS, energy efficiency of 1153 TOPS/W, and area efficiency of 38 TOPS/㎟.

목차

Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험결과
Ⅳ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0