지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2016.11
- 수록면
- 25 - 31 (7page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
FinFET의 기생 커패시턴스와 기생저항은 회로의 고주파 성능을 결정하는 매우 중요한 요소이다. 선행 연구에서 BSIM-CMG에 구현된 FinFET의 기생 커패시턴스와 저항 모델보다 더 정확한 압축 모델을 개발하였다. 모델의 정확도를 검증하고, FinFET으로 구현 가능한 RF 회로의 성능을 정확하게 예측하기 위해 S21 10dB 이상 중심 주파수 60GHz 이상을 갖는 Low Noise Amplifier (LNA) 에 설계하였다. 22 nm FinFET 소자의 압축모델에 기반한 HSPICE를 사용하여 예측한 회로 성능의 정확도를 검증하기 위해 3D TCAD simulator인 Sentaurus의 mixed-mode 기능을 사용하여 LNA를 시뮬레이션 하였다. TCAD 시뮬레이션 결과를 정확도 측정의 기준으로 삼아 10GHz～100GHz 대역에서 제안한 모델과 Sentaurus의 S21을 비교한 결과 87.5%의 정확도를 달성하였다. 이는 기존의 BSIM-CMG의 기생성분으로 예측한 정확도가 56.5%도임에 비해 31% 향상된 정확도를 보여준다. 이를 통해 FinFET의 기생 성분 모델의 정확도를 RF 영역에서 확인하였고, 정확한 기생 저항과 커패시턴스 모델이 LNA 성능을 정확하게 예측하는데 중요한 것임을 확인하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. FinFET의 기생 저항과 기생 커패시턴스
Ⅲ. 중심주파수 60GHz LNA 사용한 검증
Ⅳ. SENTAURUS MIXED MODE를 사용한 LNA 시뮬레이션
Ⅴ. 시뮬레이션 결과 분석
Ⅵ. 결론
REFERENCES
참고문헌 (15)
참고문헌 신청
[학술대회논문] - Frank, M.M. / 2011 / High-k/metal gate innovations enabling continued CMOS scaling / 2011 Proceedings of ESSCIRC : 50 ~ 58
[학술지(정기간행물)] - Jyh-Chyurn Guo / 2007 / Halo and LDD Engineering for Multiple VTH High Performance Analog CMOS Devices / IEEE Trans. Semiconductor Manufacturing 20 (3) : 313 ~ 322
[학술지(정기간행물)] - Vaidy Subramanian / 2006 / Planar Bulk MOSFETS Versus FinFETs:An Analog/RF Perspective / IEEE Transactions on Electron Devices 53 (12) : 3071 ~ 3077
[학술지(정기간행물)] - Lee K. / 2013 / Modeling of parasitic fringing capacitance in multifin trigate FinFETs / IEEE Transactions Electron Devices 60 (5) : 1786 ~ 1789
[학술지(정기간행물)] - 노석순 / 2013 / 3D Device simulator를 사용한 공정과 Layout에 따른 FinFET 아날로그 특성 연구 / 전자공학회논문지 50 (4) : 35 ~ 42
[학술지(정기간행물)] - Jyh-Chyurn Guo / 2007 / Halo and LDD Engineering for Multiple VTH High Performance Analog CMOS Devices / IEEE Trans. Semiconductor Manufacturing 20 (3) : 313 ~ 322
[학술지(정기간행물)] - Vaidy Subramanian / 2006 / Planar Bulk MOSFETS Versus FinFETs:An Analog/RF Perspective / IEEE Transactions on Electron Devices 53 (12) : 3071 ~ 3077
[학술지(정기간행물)] - Lee K. / 2013 / Modeling of parasitic fringing capacitance in multifin trigate FinFETs / IEEE Transactions Electron Devices 60 (5) : 1786 ~ 1789
[학술지(정기간행물)] - 노석순 / 2013 / 3D Device simulator를 사용한 공정과 Layout에 따른 FinFET 아날로그 특성 연구 / 전자공학회논문지 50 (4) : 35 ~ 42
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
LNA 설계를 통한 InGaAs FinFET RF특성 분석
대한전자공학회 학술대회
2016 .06
-
정확한 기생 성분을 고려한 ITRS roadmap 기반 FinFET 공정 노드별 회로 성능 예측
전자공학회논문지
2015 .10
-
n-FinFET과 p-FinFET의 스페이서 길이에 따른 충돌이온화 특성 비교
대한전자공학회 학술대회
2015 .06
-
Decrease of Parasitic Capacitance for Improvement of RF Performance of Multi-finger MOSFETs in 90-nm CMOS Technology
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .04
-
5G 통신을 위한 24-44 ㎓ 광대역 LNA 설계
대한전자공학회 학술대회
2022 .06
-
Self Heating Effects in Sub-nm Scale FinFETs
전기전자재료학회논문지
2020 .01
-
FinFET Technology에 적합한 다양한 해상도를 갖는 시간-디지털 변환기 설계
대한전자공학회 학술대회
2022 .06
-
A Novel Experimental Measurement Method of Transformer Parasitic Capacitances
ICPE(ISPE)논문집
2019 .05
-
Effects of Trapezoidal Fin Shape on Performance of Negative-capacitance FinFETs
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .10
-
실제적 구조를 가진 벌크 및 SOI FinFET에서 발생하는 동적 self-heating 효과
전자공학회논문지
2015 .10
-
센스 앰프에서 Parasitic RC와 Power Noise의 영향
대한전자공학회 학술대회
2022 .06
-
Negative Differential Capacitance 효과를 활용한 FinFET 및 SOI 소자의 성능 향상 실험 연구
대한전자공학회 학술대회
2017 .11
-
Effect of Parasitic Capacitance on RF MEMS Switch OFF/ON Ratio
Transactions on Electrical and Electronic Materials
2019 .01
-
Comparative study of two analytical methods for calculating the parasitic capacitance in toroidal transformers
ICPE(ISPE)논문집
2023 .05
-
Impacts of Trapezoidal Fin of 20-nm Double-Gate FinFET on the Electrical Characteristics of Circuits
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .08
-
Si Bulk-FinFET의 게이트 길이 감소에 따른 비이상적인 커패시턴스-전압 특성 분석
대한전자공학회 학술대회
2015 .11
-
A Single-Event Parasitic Inductance Characterization Method Based on Parallel Resonance Principle for Power Modules
ICPE(ISPE)논문집
2023 .05
-
Planar MOSFET에서 측정을 통한 기생 커패시턴스 추출 방법
대한전자공학회 학술대회
2015 .11
-
Strained Si on Insulator as Potential Material for Forced Stacked Multi-threshold FinFET Based Inverter Considering Ultra Low-Power Applications
Transactions on Electrical and Electronic Materials
2019 .01
-
감쇠진동파에 의한 LNA의 파괴특성 분석
전기학회논문지
2019 .11
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2017-569-001869793