지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.24 No.5
- 발행연도
- 2024.10
- 수록면
- 483 - 490 (8page)
- DOI
- 10.5573/JSTS.2024.24.5.483
이용수
초록· 키워드
오류제보하기
In this work, a vertical double-gate 1T DRAM utilizing 3C-SiC/Si/3C-SiC quantum well is proposed to solve the inherent short retention time problem of conventional 1T DRAM. Superior properties of 3C-SiC, such as high thermal conductivity, high critical breakdown field, and large energy bandgap not only improve the retention properties by effectively limiting the mobile charges within the QW, but also contribute to the scalability of DRAM technology in the power electronics and automotive applications. The double-gate structure improves program and erase operation efficiencies, and vertical structure makes a way for high integration density. Emphasizing the performances of the device at high temperature, significant reliability and stability are demonstrated in high temperature environment, which is particularly advantageous for memory devices as well as power devices in the automotive systems. This work shows that 3C-SiC/Si/3C-SiC QW 1T DRAM is a promising candidate for advanced memory technologies achieving wide sensing margin and long data retention even under high-temperature condition.
목차
Abstract
I. INTRODUCTION
II. DEVICE STRUCTURE
III. SIMULATION RESULTS AND DISCUSSION
IV. CONCLUSION
REFERENCES
참고문헌 (29)
참고문헌 신청
H. El Dirani, K. H. Lee, M. S. Parihar, J. Lacord, S. Martinie, J.-Ch. Barbe, X. Mescot, P. Fonteneau, J.-E. Broquin, G. Ghibaudo, Ph. Galy, F. Gamiz, Y. Taur, Y.-T. Kim, S. Cristoloveanu, and M. Bawedin, “Ultra-low power 1T-DRAM in FDSOI technology,” Microelectron. Eng., vol. 178, pp. 245-249, Jun. 2017.
C. Y. Lim and M.-W. Kwon, “Multi-gate BCAT Structure and Select Word-line Driver in DRAM for Reduction of GIDL,” J. Semicond. Technol. Sci., vol. 22, no. 6, pp. 452-458, Dec. 2022.
S. Okhonin, M. Nagoya, J. M. Sallese, and P. Fazan, “A Capacitor-less SOI 1T DRAM concept,” Proc. IEEE Int. SOI Conf., pp. 153-154, Oct. 2001.
H. Kim, I. M. Kang, S. Cho, W. Sun, and H. Shin, “Analysis of operation characteristics of junctionless poly-Si 1T-DRAM in accumulation mode,” Semicond. Sci. Technol., vol. 34, no. 10, pp. 1-8, Sep. 2019.
G. Kim, S. W. Kim, K. C. Ryoo, J. H. Oh, M. C. Sun, H. W. Kim, D. W. Kwon, J. S. Jang, S. Jung, J. H. Kim, and B.-G. Park, “Split-gate-structure 1T DRAM for retention characteristic improvement,” J. Nanosci. Nanotechnol., vol. 11, no. 7, pp. 5603-5607, Jul. 2011.
C. Y. Lim and M.-W. Kwon, “Multi-gate BCAT Structure and Select Word-line Driver in DRAM for Reduction of GIDL,” J. Semicond. Technol. Sci., vol. 22, no. 6, pp. 452-458, Dec. 2022.
S. Okhonin, M. Nagoya, J. M. Sallese, and P. Fazan, “A Capacitor-less SOI 1T DRAM concept,” Proc. IEEE Int. SOI Conf., pp. 153-154, Oct. 2001.
H. Kim, I. M. Kang, S. Cho, W. Sun, and H. Shin, “Analysis of operation characteristics of junctionless poly-Si 1T-DRAM in accumulation mode,” Semicond. Sci. Technol., vol. 34, no. 10, pp. 1-8, Sep. 2019.
G. Kim, S. W. Kim, K. C. Ryoo, J. H. Oh, M. C. Sun, H. W. Kim, D. W. Kwon, J. S. Jang, S. Jung, J. H. Kim, and B.-G. Park, “Split-gate-structure 1T DRAM for retention characteristic improvement,” J. Nanosci. Nanotechnol., vol. 11, no. 7, pp. 5603-5607, Jul. 2011.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
정공 저장 영역을 갖는 1T DRAM 소자의 설계와 센싱 마진 분석
대한전자공학회 학술대회
2021 .06
-
고전압 Power IC 집적을 위한 4H-SiC CMOS 신뢰성 연구
전기전자학회논문지
2022 .03
-
1T DRAM with Raised SiGe Quantum Well for Sensing Margin Improvement
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2023 .02
-
핵융합로 디버터 대면재의 W 접합부 미세조직과 마이크로경도 측정
대한기계학회 논문집 A권
2017 .12
-
트랜지스터의 온도 계수를 고려한 커패시터리스 디램의 설계 최적화
전기전자학회논문지
2024 .09
-
SiC/SiC 복합재료의 피로거동
대한기계학회 춘추학술대회
2015 .04
-
고순도 SiC 파우더를 이용한 반절연 SiC 단결정 성장
전기전자재료학회논문지
2019 .01
-
고속 구동에서의 Si 및 SiC 소자의 효율 및 특성 비교
전력전자학회 학술대회 논문집
2018 .07
-
Cool SiC™ (SiC Mosfet)의 특징과 응용
전력전자학회지
2019 .04
-
4H-SiC 항복전계 연구
대한전기학회 학술대회 논문집
2016 .07
-
Aluminium Gate를 적용한 4H-SiC MOSFET의 Design parameter에 따른 전기적 특성 분석
전기전자학회논문지
2023 .12
-
SiC 적용 인버터의 Gate 구동 회로 성능 검토
항공우주시스템공학회 학술행사 논문집
2024 .10
-
한국의 4M DRAM 공동연구개발 사례연구 하(下)
반도체디스플레이기술학회지
2019 .01
-
DRAM 소자의 열적 안전성에 관한 연구
한국정밀공학회 학술발표대회 논문집
2015 .05
-
McSimA+ 시뮬레이터를 활용한 DRAM 파라미터별 성능 민감도 연구
대한전자공학회 학술대회
2016 .06
-
비파괴적 읽기 동작이 가능한 컴팩트 2T(0C) DRAM 셀의 설계와 시냅스 소자 응용 가능성
대한전자공학회 학술대회
2021 .06
-
Recent progress of SiC devices and their applications
ICPE(ISPE)논문집
2019 .05
-
고온내산화성 실리콘카바이드 섬유의 국내·외 기술개발 동향
한국추진공학회 학술대회논문집
2015 .05
-
Extension of DRAM Retention Time at 77 Kelvin by Replacing Weak Rows with Large GIDL Current
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .06
-
세라믹(SiC) 소재의 연삭가공 특성 분석
한국기계가공학회지
2018 .02
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-151-25-02-090950949