지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.23 No.1
- 발행연도
- 2023.2
- 수록면
- 64 - 70 (7page)
- DOI
- 10.5573/JSTS.2023.23.1.64
이용수
초록· 키워드
오류제보하기
In this paper, a novel one-transistor dynamic random-access memory (1T DRAM) with a raised SiGe quantum well (QW) under one gate in the double-gate (DG) structure is proposed. The proposed structure can improve the poor performance of the retention time and sensing margin which is the problem of the conventional 1T DRAM. In write operation, the performance is improved through the band to band tunneling (BTBT) between body and drain and through valence band offset between SiGe and Si. Also by utilizing the physical barrier of oxide, read “1” retention time can be increased. The fabrication process is also proposed.
목차
Abstract
I. INTRODUCTION
II. DEVICE STRUCTURE AND OPERATIONS
III. RESULTS AND DISCUSSION
IV. VIABLE PROCESS INTEGRATION
V. CONCLUSION
IV. REFERENCE
참고문헌 (19)
참고문헌 신청
S. Okhonin, et al., “A Capacitor-less SOI 1TDRAM concept,” IEEE Int. SOI Conf., pp. 153-154, 2001.
T. Osawa, et al., “Memory Design Using a One-Transistor Gain Cell on SOI,” IEEE J. Solid-State Circuits, vol. 37, no. 11, pp. 1510-1522, 2002.
C. Kuo, et al., “A Capacitorless Double-Gate DRAM Cell Design for High Density Applications,” IEDM Tech. Dig., pp. 843-846, Dec. 2002.
S. Okhonin, M. Nagoga, J. M. Sallese, and P. Fazan, “A capacitor-less 1T-DRAM cell,” IEEE Electron Device Lett., vol. 23, no. 2, pp. 85-87, Feb. 2002.
C. Kuo, T.-J. King, and C. Hu, “A capacitorless double gate DRAM technology for sub-100-nm embedded and stand-alone memory applications,” IEEE Trans. Electron Devices, vol. 50, no. 12, pp. 2408-2416, Dec. 2003.
T. Osawa, et al., “Memory Design Using a One-Transistor Gain Cell on SOI,” IEEE J. Solid-State Circuits, vol. 37, no. 11, pp. 1510-1522, 2002.
C. Kuo, et al., “A Capacitorless Double-Gate DRAM Cell Design for High Density Applications,” IEDM Tech. Dig., pp. 843-846, Dec. 2002.
S. Okhonin, M. Nagoga, J. M. Sallese, and P. Fazan, “A capacitor-less 1T-DRAM cell,” IEEE Electron Device Lett., vol. 23, no. 2, pp. 85-87, Feb. 2002.
C. Kuo, T.-J. King, and C. Hu, “A capacitorless double gate DRAM technology for sub-100-nm embedded and stand-alone memory applications,” IEEE Trans. Electron Devices, vol. 50, no. 12, pp. 2408-2416, Dec. 2003.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
플로팅 바디 내 부분적으로 SiGe 층을 갖는 1T DRAM 소자의 성능 향상 분석
대한전자공학회 학술대회
2021 .06
-
정공 저장 영역을 갖는 1T DRAM 소자의 설계와 센싱 마진 분석
대한전자공학회 학술대회
2021 .06
-
비파괴적 읽기 동작이 가능한 컴팩트 2T(0C) DRAM 셀의 설계와 시냅스 소자 응용 가능성
대한전자공학회 학술대회
2021 .06
-
Vertical Double-gate SiC/Si/SiC Quantum-well 1T DRAM and Its High-temperature Performances
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2024 .10
-
트랜지스터의 온도 계수를 고려한 커패시터리스 디램의 설계 최적화
전기전자학회논문지
2024 .09
-
Investigation of Modified 1T DRAM with Twin Gate Tunneling Field Effect Transistor for Improved Retention Characteristics
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2020 .04
-
Investigation and Optimization of Double-gate MPI 1T DRAM with Gate-induced Drain Leakage Operation
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019 .04
-
한국의 4M DRAM 공동연구개발 사례연구 하(下)
반도체디스플레이기술학회지
2019 .01
-
DRAM의 성능 향상을 위한 Pre-Refresh 기법
한국정보기술학회논문지
2018 .10
-
McSimA+ 시뮬레이터를 활용한 DRAM 파라미터별 성능 민감도 연구
대한전자공학회 학술대회
2016 .06
-
인공지능 반도체 메모리 기술 동향
[ETRI] 전자통신동향분석
2024 .10
-
Extension of DRAM Retention Time at 77 Kelvin by Replacing Weak Rows with Large GIDL Current
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .06
-
DRAM 기술의 현재와 미래
전자공학회지
2023 .10
-
Poly-Si 1T-DRAM의 Array 구조에서의 Disturbance 특성 분석
대한전자공학회 학술대회
2021 .06
-
Suppression of Interference Characteristics in 3D Vertical DRAM
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2025 .04
-
광대역폭 PIM을 위한 새로운 구조의 DRAM 셀 설계
대한전자공학회 학술대회
2022 .11
-
DRAM 소자의 열적 안전성에 관한 연구
한국정밀공학회 학술발표대회 논문집
2015 .05
-
마이크로프로세서의 성능에 끼치는 DRAM의 영향에 관한 연구
한국인터넷방송통신학회 논문지
2017 .01
-
DRAM 테스트 패턴 프로그램의 기호 표현형
한국정보과학회 학술발표논문집
2022 .12
-
BCAT구조 DRAM의 패싱 워드 라인 유도 누설전류 분석
전기전자학회논문지
2023 .12
이 논문의 저자 정보
이 논문과 함께 이용한 논문
정공 저장 영역을 갖는 1T DRAM 소자의 설계와 센싱 마진 분석
소진
,
조성재
,
조일환
외 1명
대한전자공학회 학술대회
2021
.06
플로팅 바디 내 부분적으로 SiGe 층을 갖는 1T DRAM 소자의 성능 향상 분석
주원형
,
조성재
,
조일환
외 1명
대한전자공학회 학술대회
2021
.06
Study on Impact-Ionization MOS for 1T-DRAM Operation
Jangho Jung
,
Hamin Pa
,
k
대한전자공학회 학술대회
2023
.11
Punch-Through Path 제어 기반의 1T-DRAM 소자
조승준
,
이도현
,
박하민
대한전자공학회 학술대회
2023
.11
A Study on Aerodynamic Noise Reduction Depending on UAM Main Propeller Lay-out
손창호
,
송지훈
,
이동렬
Journal of the Korean Society for Precision Engineering
2023
.09
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2023-569-000401427