2차원 양자 역학적 모델링 및 시뮬레이션

김기동 ,  권오섭 ,  서지현 외 1명

대한전자공학회 학술대회

2003 .07

3차원 포아송방정식을 이용한 FinFET의 문턱전압특성분석

정학기

한국정보통신학회논문지

2009 .11

나노구조 이중게이트 FinFET의 크기변화에 따른 문턱전압이동 및 DIBL 분석

정학기

한국정보통신학회논문지

2007 .04

3차원 포아송방정식을 이용한 FinFET의 포텐셜분포 모델

정학기

한국정보통신학회논문지

2009 .04

n-FinFET과 p-FinFET의 스페이서 길이에 따른 충돌이온화 특성 비교

김현수 ,  서영수 ,  김종수 외 1명

대한전자공학회 학술대회

2015 .06

20nm이하 FinFET의 크기변화에 따른 서브문턱스윙분석

정학기

한국정보통신학회논문지

2006 .10

나노구조 FinFET에서 게이트산화막의 특성에 따른 터널링의 변화 분석

정학기

한국정보통신학회논문지

2008 .09

Self Heating Effects in Sub-nm Scale FinFETs

Khushabu Ag ,  awal ,  Vilas Patil 외 7명

전기전자재료학회논문지

2020 .01

Design of 10 ㎚ FinFETs with Gate-to-Source/Drain Underlap Structure

김준수 ,  이재홍 ,  강대웅 외 3명

대한전자공학회 학술대회

2007 .11

3D Device Simulator를 이용한 22nm Multi-fin FinFET 구조 분석

노석순 ,  최성식 ,  곽상근 외 1명

대한전자공학회 학술대회

2012 .06

3D Device simulator를 사용한 공정과 Layout에 따른 FinFET 아날로그 특성 연구

노석순 ,  권기원 ,  김소영

전자공학회논문지

2013 .04

Design and Analysis of Sub-10 nm Junctionless Fin-Shaped Field-Effect Transistors

Sung Yoon Kim ,  Jae Hwa Seo ,  Young Jun Yoon 외 8명

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2014 .10

Performance Optimization Study of FinFETs Considering Parasitic Capacitance and Resistance

TaeYoon An ,  KyeongKeun Choe ,  Kee-Won Kwon 외 1명

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2014 .10

3-D Simulation of Nanoscale SOI n-FinFET at a Gate Length of 8 nm Using ATLAS SILVACO

Nou ,  El Islam Bouko ,  tt 외 7명

Transactions on Electrical and Electronic Materials

2015 .01

7nm bulk FinFET에서 Via 높이에 따른 Self Heating 효과 분석

김현석 ,  유성원 ,  신형철

대한전자공학회 학술대회

2015 .06

실제적 구조를 가진 벌크 및 SOI FinFET에서 발생하는 동적 self-heating 효과

유희상 ,  정하연 ,  양지운

전자공학회논문지

2015 .10

Si Bulk-FinFET의 게이트 길이 감소에 따른 비이상적인 커패시턴스-전압 특성 분석

김현수 ,  서영수 ,  김종수 외 1명

대한전자공학회 학술대회

2015 .11

이상적인 이중-게이트 벌크 FinFET의 전기적 특성고찰

최병길 ,  한경록 ,  박기흥 외 2명

전자공학회논문지-SD

2006 .11

Fin 두께에 따른 Bulk FinFET의 IV 특성 분석

김현석 ,  손도균 ,  강덕승 외 1명

대한전자공학회 학술대회

2015 .11