메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 직렬 스캔 설계방식의 테스트 시간과 테스트 핀의 오버헤드를 크게 줄일 수 있는 효율적인 테스터블 회로 설계 방식을 제안한다. 제안한 방식은 레지스터들의 배열을 스캔 레지스터 가중치에 기초하여 구성하고, 주어진 회로의 테스트 세션을 제안한 휴리스틱 알고리듬을 사용하여 제어 테스트 세션으로 재구성함으로써 전체 테스트 시간과 부가 하드웨어를 최소화한다. 멀티플렉서와 제어 신호를 사용하여 재구성된 세션을 수행하는 단일 스캔 경로(single scan path)를 형성함으로써, 기존의 방시고가는 달리 각 세션마다 스캔 데스트하는 경로를 다르게 구성한다. 따라서 전체 회로의 테스트 시간과 부가되는 테스트 하드웨어가 줄어든다.

목차

요약

Ⅰ. 서론

Ⅱ. 스캔 테스트

Ⅲ. 제어 신호를 사용하는 스캔 알고리듬

Ⅳ. 적용예 및 검토

Ⅴ. 결론

[참고문헌]

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017955358