지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2009.5
- 수록면
- 1 - 8 (8page)
이용수
초록· 키워드
오류제보하기
스캔 기반 테스트 방법은 큰 순차 회로를 테스트하기 위한 매우 효율적이며 널리 사용되는 방법이다. 그러나 스캔 기반 테스트 방법은 테스트 패턴을 긴 스캔 체인을 통해서 순차적으로 인가해야 하기 때문에 긴 테스트 인가 시간을 필요로 한다. 또한, 스캔 쉬프트 동작이 정상 동작과 비교할 때 전력 소모를 급격히 증가시킨다. 이러한 문제점을 해결하기 위해서, 본 논문에서는 테스트 패턴 인가 시간과 테스트시의 전력 소모를 줄이기 위한 새로운 스캔 구조를 제안한다. 제안하는 스캔 구조는 스캔 체인을 여러 개의 세그먼트로 분할하고 specified bit를 포함하지 않는 세그먼트들을 바이패스 한다. 바이패스 되는 스캔 세그먼트들은 테스트 패턴 인가 동작에서 제외되기 때문에 테스트 패턴 인가 시간과 테스트시의 소모 전력이 상당히 줄어들게 된다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 선택적 세그먼트 바이패스 스캔 방법
Ⅲ. 선택적 세그먼트 바이패스 스캔 하드웨어 구조
Ⅳ. 실험 결과
Ⅴ. 결론
참고문헌
저자소개
참고문헌 (14)
참고문헌 신청
1. [학술지(정기간행물)] - A. Chandra / 2001 / System- on-a-chip test-data compression and decompression architecture based on Geology codes / IEEE Trans. CAD of Integrated Circuits and Systems 20 : 355 ~ 368
2. [단행본] - M. Abramovici / 1990 / Digital Systems Testing and Testable Design / IEEE Press : 364 ~
3. [단행본] - M. L. Bushnell / 2000 / Essentials of Electronic Testing / Kluwer Academic : 467 ~
4. [단행본] - L. T. Wang / 2006 / VLSI Test Principles and Architectures / Morgan Kaufman : 59 ~
5. [학술지(정기간행물)] - P. Girard / 2002 / Survey of Low-Power Testing of VLSI Circuits / IEEE Design and Test of Compouters 19 (3) : 82 ~ 92
2. [단행본] - M. Abramovici / 1990 / Digital Systems Testing and Testable Design / IEEE Press : 364 ~
3. [단행본] - M. L. Bushnell / 2000 / Essentials of Electronic Testing / Kluwer Academic : 467 ~
4. [단행본] - L. T. Wang / 2006 / VLSI Test Principles and Architectures / Morgan Kaufman : 59 ~
5. [학술지(정기간행물)] - P. Girard / 2002 / Survey of Low-Power Testing of VLSI Circuits / IEEE Design and Test of Compouters 19 (3) : 82 ~ 92
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Signal Integrity 연결선 테스트용 다중천이 패턴 생성방안
전자공학회논문지-SD
2008 .10
-
Boundary 스캔 구조를 이용한 효율적인 테스트 패턴 인가 방식 ( An Efficient Test Pattern Application Method Using Boundary-Scan Architecture )
대한전자공학회 학술대회
1993 .01
-
지연고장 검출을 위한 LOS/LOC 스캔 테스트 기술
한국인터넷방송통신학회 논문지
2014 .01
-
저 진력을 고려한 스캔 체인 수정에 관한 연구
한국정보과학회 학술발표논문집
2005 .11
-
Reduction of Test Data and Power in Scan Testing for Digital Circuits using the Code-based Technique
전자공학회논문지-IE
2008 .09
-
System-On-a-Chip(SOC)에 대한 효율적인 테스트 데이터 압축 및 저전력 스캔 테스트
전자공학회논문지-SD
2002 .12
-
구조분석과 테스트 가능도의 통합에 의한 부분스캔 설계
정보과학회논문지(A)
1999 .09
-
Boundary 스캔 구조를 이용한 효율적인 지연테스트기법 설계
한국정보과학회 학술발표논문집
1993 .10
-
BIST 환경에서의 천이 억제 스캔 셀 구조
전자공학회논문지-SD
2006 .06
-
테스트 시간 단축을 위한 새로운 스캔 설계방식 ( NSOM : A New Scan Design Method for Test Time Reduction )
대한전자공학회 학술대회
1991 .07
-
구조분석과 테스트 가능도에 의한 부분스캔 설계
한국정보과학회 학술발표논문집
1997 .10
-
테스트 스케줄링을 이용한 VLSI 회로의 스캔 테스터블 설계
한국정보과학회 학술발표논문집
1993 .04
-
SoC환경에서의 저전력 테스트를 고려한 테스트 패턴 압축에 대한 효율적인 알고리즘
전자공학회논문지-SD
2004 .09
-
자체 스캔 체인을 이용한 Built-In Self-Test 구조에 관한 연구
전자공학회논문지-SD
2002 .03
-
저전력을 고려한 스캔 체인 구조 변경
전기학회논문지 D
2005 .07
-
Segmented Scan Architecture Using Segment Grouping for Test Cost Reduction
대한전자공학회 ISOCC
2008 .11
-
An Efficient Technique to Improve Compession for Low-Power Scan Test Data
전자공학회논문지-SD
2006 .10
-
NSDM : A New Scan Design Method for Test Time Reduction
대한전자공학회 학술대회
1991 .06
-
Power on The Fly 를 이용한 수율 향상 스캔 테스트
한국정밀공학회 학술발표대회 논문집
2016 .05
-
대규모 집적회로 설계를 위한 무고정 부분 스캔 테스트 방법 ( No-Holding Partial Scan Test Method for Large VLSI Designs )
전자공학회논문지-C
1998 .03
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-018346033