지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2004.9
- 수록면
- 85 - 95 (11page)
이용수
초록· 키워드
오류제보하기
최근 반도체 칩의 집적도가 올라가고 System-on-Chip(Soc)환경이 보편화되면서 Automatic Test Equipment(ATE)를 이용한 테스트 수행시 테스트 패턴의 크기 문제와 스캔체인에서의 전력 소모문제가 크게 부각되고 있다. 또한, 테스트 패턴 크기문제틀 해결하기 위해 테스트 패턴을 압축하게 되면 테스트 패턴의 소모하는 전력량이 커지게 되어 저전력 테스트틀 수행하는데 어려움이 있어 두 가지 문제를 해결할 수 없었다. 본 논문에서는 이러한 문제점들을 동시에 해결하기 위해서 Run-length code를 기반으로 하여 저전력 테스트가 가능하면서 테스트 패턴의 크기도 줄일 수 있는 알고리즘을 제안하였다. 본 논문에서는 기존에 제시되었던 알고리즘과 비교 분석하는 실험을 통하여 이 알고리즘의 효율성을 보여주고 있다.
목차
요약
Abstract
Ⅰ.서론
Ⅱ.전력소모 모델 및 저전력 패턴 생성 기법
Ⅲ.테스트 패턴 압축알고리즘
Ⅳ.실험 결과
Ⅴ.결론
참고문헌
저자소개
참고문헌 (22)
참고문헌 신청
[학술지(정기간행물)] - Y.Zorian / pp4-9. / A distributed BIST control scheme for complex VLSI devices : 1993 ~
[학술지(정기간행물)] - R.M. Chou / June1997 / Scheduling test for VLSI systems under power constraints 5 : 175 ~ 185
[학술지(정기간행물)] - S.Wang / 1999 / LT-RTPG: A new test-per-scan BIST TPG for low heat disspa -tion : 84 ~ 94
[학술지(정기간행물)] - S.Gerstendrfer / 1999 / Minimized power consumption for scan-based BIST : 77 ~ 84
[학술지(정기간행물)] - P. Girard / 1999 / A test vector inhibiting technique for low energy BIST design : 407 ~ 412
[학술지(정기간행물)] - R.M. Chou / June1997 / Scheduling test for VLSI systems under power constraints 5 : 175 ~ 185
[학술지(정기간행물)] - S.Wang / 1999 / LT-RTPG: A new test-per-scan BIST TPG for low heat disspa -tion : 84 ~ 94
[학술지(정기간행물)] - S.Gerstendrfer / 1999 / Minimized power consumption for scan-based BIST : 77 ~ 84
[학술지(정기간행물)] - P. Girard / 1999 / A test vector inhibiting technique for low energy BIST design : 407 ~ 412
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
SoC 테스트를 위한 테스트 데이터 압축
한국산학기술학회 논문지
2004 .12
-
An Efficient Technique to Improve Compession for Low-Power Scan Test Data
전자공학회논문지-SD
2006 .10
-
저비용 SoC 테스트를 위한 IEEE 1500 래퍼 및 테스트 제어
전자공학회논문지-SD
2007 .11
-
저비용 SoC 테스트를 위한 IEEE 1500 래퍼 설계
대한전자공학회 학술대회
2007 .05
-
테스트 데이터와 전력소비 단축을 위한 저비용 SOC 테스트 기법
전자공학회논문지-SD
2004 .12
-
SOC 테스트 시간 축소를 위한 새로운 내장 코어 기반 SOC 테스트 전략
전자공학회논문지-SD
2004 .09
-
A Case Study on the Improvement of Software Test Effectiveness through Static Testing
정보과학회논문지 : 소프트웨어 및 응용
2007 .03
-
저전력 테스트를 고려한 효율적인 테스트 데이터 압축 방법
전자공학회논문지-SD
2005 .02
-
테스트 에이전트 시스템 설계
한국정보과학회 학술발표논문집
1999 .04
-
시스템 온 칩 테스트를 위한 효과적인 테스트 접근 구조
전자공학회논문지-SD
2002 .05
-
Boundary 스캔 구조를 이용한 효율적인 지연테스트기법 설계
한국정보과학회 학술발표논문집
1993 .10
-
패킷 필터링 기능 테스트를 위한 테스트 도구 개발
정보과학회논문지 : 컴퓨팅의 실제 및 레터
2007 .04
-
테스트 시간과 테스트 전력 감소를 위한 선택적 세그먼트 바이패스 스캔 구조
전자공학회논문지-SD
2009 .05
-
SOC 테스트를 위한 효율적인 코어 테스트 Wrapper 설계 기법
정보과학회논문지 : 시스템 및 이론
2004 .04
-
NoC에서의 저전력 테스트 구조
한국산학기술학회 논문지
2007 .06
-
테스트 효율성을 고려한 개발 방법론의 재구성
한국정보과학회 학술발표논문집
2010 .11
-
패턴 집단 생성 방식을 사용한 내장형 자체 테스트 기법
전자공학회논문지-SD
2002 .07
-
[대특집-SOC(System On Chip) 기술]SOC 테스트 기술 동향
전자공학회지
2002 .01
-
테스트 주도 개발을 위한 유연한 단위 테스트 도구
정보과학회논문지 : 컴퓨팅의 실제 및 레터
2009 .02
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-014318142