지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2008.10
- 수록면
- 39 - 44 (6page)
이용수
초록· 키워드
오류제보하기
스캔 테스트 기법은 효과적인 테스트 성능 향상 기법이지만, 이를 위한 테스트 수행 시간이 너무나 길어진다는 단점이 있다. 본 논문에서는 동일한 테스트 입력을 이용하는 Illinois 스캔 기법을 기반으로 한 효율적인 스캔 테스트 기법을 제안한다. 제한하는 방안은 다수의 스캔 입력에 선택적으로 접근하여 다중 스캔 기법의 효과를 최대한으로 이용한다. 실험 결과는 제안하는 방안이 입력을 공유하기 위한 효율을 극대화 하여 매우 적은 테스트 시간과 테스트 데이터만을 필요로 함을 보여준다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 제안하는 스캔 테스트 기법
Ⅲ. 제안하는 스캔 테스트 구조
Ⅳ. 실험 결과
Ⅴ. 결론
참고문헌
저자소개
참고문헌 (9)
참고문헌 신청
1. [단행본] - M. L. Bushnell / 2000 / Essentials of Electronic Testing for Digital, Memory & Mixed-Signal VLSI Circuits / Kluwer Academic Publishers
2. [학술대회논문] - I. Hamzaoglue / 1999 / Reducing Test Application Time for Full Scan Embedded Cores / Proceedings of International Symposium on Fault Tolerant Computing : 260 ~ 267
3. [학술대회논문] - T. Hiraide / 2003 / BIST-Aided Scan Test – A New Method for Test Cost Reduction / Proceedings of VLSI Test Symposium : 359 ~ 364
4. [학술대회논문] - F. F. Hsu / 2001 / A Case Study on the Implementation of the Illinois Scan Architecture / Proceedings of International Test Conference : 538 ~ 547
5. [학술대회논문] - A. R. Pandey / 2002 / Reconfiguration Technique for Reducing Test Time and Test Data Volume in Illinois Scan Architecture Based Designs / Proceedings of the VLSI Test Symposium : 9 ~ 15
2. [학술대회논문] - I. Hamzaoglue / 1999 / Reducing Test Application Time for Full Scan Embedded Cores / Proceedings of International Symposium on Fault Tolerant Computing : 260 ~ 267
3. [학술대회논문] - T. Hiraide / 2003 / BIST-Aided Scan Test – A New Method for Test Cost Reduction / Proceedings of VLSI Test Symposium : 359 ~ 364
4. [학술대회논문] - F. F. Hsu / 2001 / A Case Study on the Implementation of the Illinois Scan Architecture / Proceedings of International Test Conference : 538 ~ 547
5. [학술대회논문] - A. R. Pandey / 2002 / Reconfiguration Technique for Reducing Test Time and Test Data Volume in Illinois Scan Architecture Based Designs / Proceedings of the VLSI Test Symposium : 9 ~ 15
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
테스트 시간과 테스트 전력 감소를 위한 선택적 세그먼트 바이패스 스캔 구조
전자공학회논문지-SD
2009 .05
-
구조분석 및 테스트 가능도 통합에 의한 부분스캔 설계
대한전자공학회 학술대회
1997 .11
-
구조분석 및 테스트 가능도 통합에 의한 부분스캔 설계 ( A Unification of Structural Analysis And Testabilities For a Partial Scan Design )
대한전자공학회 학술대회
1997 .11
-
구조분석과 테스트 가능도의 통합에 의한 부분스캔 설계
정보과학회논문지(A)
1999 .09
-
Boundary 스캔 구조를 이용한 효율적인 지연테스트기법 설계
한국정보과학회 학술발표논문집
1993 .10
-
지연고장 검출을 위한 LOS/LOC 스캔 테스트 기술
한국인터넷방송통신학회 논문지
2014 .01
-
Boundary 스캔 구조를 이용한 효율적인 테스트 패턴 인가 방식 ( An Efficient Test Pattern Application Method Using Boundary-Scan Architecture )
대한전자공학회 학술대회
1993 .01
-
구조분석과 테스트 가능도에 의한 부분스캔 설계
한국정보과학회 학술발표논문집
1997 .10
-
테스트 스케줄링을 이용한 VLSI 회로의 스캔 테스터블 설계
한국정보과학회 학술발표논문집
1993 .04
-
테스트 시간 단축을 위한 새로운 스캔 설계방식 ( NSOM : A New Scan Design Method for Test Time Reduction )
대한전자공학회 학술대회
1991 .07
-
Signal Integrity 연결선 테스트용 다중천이 패턴 생성방안
전자공학회논문지-SD
2008 .01
-
Reduction of Test Data and Power in Scan Testing for Digital Circuits using the Code-based Technique
전자공학회논문지-IE
2008 .09
-
테스트 에이전트 시스템 설계
한국정보과학회 학술발표논문집
1999 .04
-
System-On-a-Chip(SOC)에 대한 효율적인 테스트 데이터 압축 및 저전력 스캔 테스트
전자공학회논문지-SD
2002 .12
-
RTL 회로를 위한 테스트 용이도 기반 비주사 설계 기법
정보과학회논문지 : 시스템 및 이론
2003 .02
-
테스트 데이터와 전력소비 단축을 위한 저비용 SOC 테스트 기법
전자공학회논문지-SD
2004 .12
-
패킷 필터링 기능 테스트를 위한 테스트 도구 개발
정보과학회논문지 : 컴퓨팅의 실제 및 레터
2007 .04
-
A Case Study on the Improvement of Software Test Effectiveness through Static Testing
정보과학회논문지 : 소프트웨어 및 응용
2007 .03
-
학습 정보를 이용한 테스트 용이도 척도의 계산
전자공학회논문지-SD
2004 .05
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0