저전력 BIST를 위한 패턴 사상(寫像) 기법에 관한 연구

김유빈 ,  장재원 ,  손현욱 외 1명

전자공학회논문지-SD

2009 .05

내장형 자체 테스트 패턴 생성을 위한 하드웨어 오버헤드 축소

김현돈 ,  신용승 ,  김용준 외 1명

전자공학회논문지-SD

2003 .07

패턴 집단 생성 방식을 사용한 내장형 자체 테스트 기법

강용석 ,  김현돈 ,  서일석 외 1명

전자공학회논문지-SD

2002 .07

효율적인 혼합 BIST 방법

김현돈 ,  신용승 ,  김용준 외 1명

전자공학회논문지-SD

2003 .08

고장 패턴을 이용한 시스템의 고장진단

이진하 ,  라경택 ,  이영석 외 1명

대한전기학회 학술대회 논문집

1999 .07

RSP-DS: 데이터 스트림에서의 실시간 순차 패턴 분석

신재진 ,  김호석 ,  김경배 외 1명

멀티미디어학회논문지

2006 .09

특성 반상패턴의 계산

박우전

Proceedings of KIIT Conference

2009 .06

LFSR Reseeding Methodology for Low Power and Deterministic Pattern

Myung-Hoon Yang ,  Yongjoon Kim ,  Youngkyu Pa 외 4명

대한전자공학회 ISOCC

2007 .10

내장된 자체 테스트를 위한 저전력 테스트 패턴 생성기 구조

김기철 ,  강성호

전자공학회논문지-SD

2010 .08

고장위치 검출 가능한 BIST용 패턴발생 회로의 설계 ( Design of Fault Position Detectable Pattern Generator for Built-In Self Test )

김대익 ,  정진태 ,  이창기 외 1명

한국통신학회논문지

1993 .10

유전알고리즘을 이용한 조합회로용 테스트패턴의 고장검출률 향상 ( Fault Coverage Improvement of Test Patterns for Combinational Circuit using a Genetic Algorithm )

박휴찬

Journal of Advanced Marine Engineering and Technology (JAMET)

1998 .09

고밀도 메모리 테스트를 위한 랜덤 BIST의 비교분석

박종욱 ,  박경택 ,  조상욱 외 1명

한국정보과학회 학술발표논문집

1997 .10

내장된 자체 테스트 기법을 이용한 이웃 패턴 감응 고장 진단 ( Neighborhood Pattern Sensitive Fault Diagnosis Using Built - In Self Test )

양명훈 ,  이종철 ,  강용석 외 1명

대한전자공학회 학술대회

1997 .11

내장된 자체 테스트 기법을 이용한 이웃 패턴 감응 고장 진단

양명훈 ,  이종철 ,  강용석 외 1명

대한전자공학회 학술대회

1997 .11

독립고장과 양립 가능한 고장을 이용한 효율적인 테스트 패턴 압축 기법 ( An Efficient Algorithm for Test Pattern Compaction using Independent Faults and Compatible Faults )

윤도현 ,  강성호 ,  민형복

전자공학회논문지-SD

2001 .02

MUX의 고장검출을 위한 최소 테스트 패턴 생성에 관한 연구 ( A Study on the Minimal Test Pattern Generation for the Fault Detection of the Multiplexer )

김철운 ,  김진문 ,  박종배 외 1명

대한전자공학회 학술대회

1992 .01

고속 고장 진단을 위해 고장 후보 정렬과 테스트 패턴 정렬을 이용한 고장 탈락 방법

이주환 ,  임요섭 ,  김홍식 외 1명

전자공학회논문지-SD

2009 .03

반도체 집적회로의 고장 가능성에 기초한 테스트 패턴 생성 ( Test Pattern Generation on the basis of Fault Probability in Semiconductor Integrated Circuits )

박은화 ,  조계철 ,  김상국 외 2명

대한전자공학회 학술대회

1995 .07

반도체 집적회로의 고장 가능성에 기초한 테스트 패턴 생성

김상국 ,  박은화 ,  최태용 외 1명

대한전자공학회 학술대회

1995 .06

조합 논리 회로의 경로 지연 고장 검출을 위한 가중화 임의 패턴 테스트 기법 ( A Weighted Random Pattern Testing Technique for Path Delay Fault Detection in Combinational Logic Circuits )

허용민 ,  임인칠

전자공학회논문지-A

1995 .12