메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
이주환 (연세대학교) 강성호 (연세대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2008년도 SOC 학술대회
발행연도
2008.5
수록면
351 - 354 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
VLSI 회로의 복잡도가 나날이 증가함에 따라 적기출시를 위한 고속 고장 진단의 필요성이 커지고 있다. 고장 진단의 실행 시간을 줄이기 위하여 이중 고장 목록의 사용을 제안한다. ISCAS85 및 ISCAS89 벤치마크 회로를 이용한 실험 결과에 따르면, 제안한 방법은 효율적인 메모리 사용과 함께 실행 시간을 평균적으로 18.5% 단축시킨다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 이중 고장 목록
Ⅲ. 이중 고장 목록을 이용한 고장 진단
Ⅳ. 실험
Ⅴ. 결론
References

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2012-569-004206350