메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
심은성 (숭실대학교) 홍원기 (숭실대학교) 최정대 (숭실대학교) 장훈 (숭실대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2007년도 SOC 학술대회
발행연도
2007.5
수록면
353 - 356 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
SOC 개발에 내장 메모리의 테스트가 새로운 문제로 대두되고 있다. 메모리의 고장의 유무만을 판단하는 것을 떠나 고가의 메모리를 여분의 메모리로 재사용함 으로써 메모리의 효율성을 증가 시킬 수 있다. SoC 개발에서의 내장 메모리를 테스트하기 위해 가장 널리 사용되는 방법인 메모리 BIST(Built-In Self Test)와 메모리 BISR(Built-In Self Repair)을 기존에 사용했던 방법들의 단점을 보안하여, 사용자가 손쉽게 메모리 고장 여부를 판단하는 BIST 회로와 고장 유무 판단 후 고장난 메모리를 고장 없이 사용할 수 있도록 하는 BISR 회로를 자동으로 생성해주는 범용 GenTR(Generator of memory built-in-self-Test and built-in-self-Repair)를 개발하였다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 기존연구
Ⅲ. BIST/BISR 구조 및 생성기
Ⅳ. BIST와 BISR 파형 검증
Ⅴ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-000994588