지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2008.11
- 수록면
- 113 - 116 (4page)
이용수
초록· 키워드
오류제보하기
Four circuit techniques for high data stability and low leakage power consumption in static CMOS memory circuits are compared in this paper. The techniques that provide the highest data stability, the lowest leakage power consumption, and the smallest memory cell area are identified. The first circuit technique employs a dynamic voltage swing wordline driver to control the operation of the standard six-transistor (6T) memory cells. The wordline voltage swing is dynamically tuned during read and write operations in order to simultaneously enhance the read stability and the write margin without increasing the size of the transistors in the SRAM cell. The other three circuit techniques tackle the data stability challenge by modifying the memory cell circuit structure. A nine-transistor (9T), an eight-transistor (8T), and a dual-threshold-voltage (dual-V<SUB>t</SUB>) seven-transistor (7T) SRAM circuit are considered in this paper. The data storage nodes are isolated from the bitlines with these techniques, thereby significantly enhancing the read stability as compared to the standard 6T SRAM circuits. Among the evaluated memory circuits, the 9T and the 8T SRAM cells provide the highest data stability during a read operation. The read stability of the 9T and the 8T SRAM cells is 80% higher as compared to a standard 6T SRAM cell sized for data stability (with β ?= 3) in a 65nm CMOS technology. Alternatively, the dynamic wordline voltage swing technique offers the smallest area and the dual-V<SUB>t</SUB> 7T SRAM cell consumes the lowest leakage power among the evaluated memory cells.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. ROBUST SRAM CIRCUIT TECHNIQUES
Ⅲ. COMPARISONS
Ⅳ. CONCLUSIONS
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
읽기 전력 감소를 위한 SRAM Cell 설계
대한전자공학회 학술대회
2017 .06
-
고집적 SRAM Cell의 동작안정화에 관한 연구 ( A Study on the Stability of High Density SRAM Cell )
전자공학회논문지-A
1995 .11
-
CELL 안정도 분석 방법을 이용한 고집적 SRAM의 CELL 최적화 ( High Density SRAM Cell Optimization using Cell Stability Analysis Method )
대한전자공학회 학술대회
1986 .01
-
CELL 안정도 분석 방법을 이용한 고집적 SRAM의 CELL 최적화
대한전자공학회 학술대회
1986 .12
-
Multi-valued SRAM cell with FG-MOSFETs
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
비휘발성 Memristor SRAM Cell의 안정도
한국정보기술학회논문지
2011 .07
-
파워게이팅과 전압레벨조절을 이용하여 누설전류를 줄인 SRAM
전자공학회논문지-SD
2012 .08
-
단결정 실리콘 TFT Cell의 적용에 따른 SRAM 셀의 전기적 특성
컴퓨터산업학회논문지
2005 .01
-
Stacked Single Crystal Silicon TFT Cell의 적용에 의한SRAM 셀의 전기적인 특성에 관한 연구
전기전자재료학회논문지
2006 .01
-
An Advanced Embedded SRAM Cell with Expanded Read/Write Stability and Leakage Reduction
전기전자학회논문지
2012 .09
-
전류모드 기술을 이용한 고속동작 SRAM 설계
대한전자공학회 학술대회
2006 .06
-
초고속 고집적 Synchronous SRAM과 Logic Embedded SRAM을 위한 Trench Isolation의 Full CMOS SRAM Cell Technology
대한전자공학회 학술대회
1998 .01
-
Novel High Electrical Quality Seven-Transistor Memory Cell with Asymmetrical Ground Gating
대한전자공학회 ISOCC
2013 .11
-
FinFET SRAM Cells with Asymmetrical Bitline Access Transistors for Enhanced Read Stability
Transactions on Electrical and Electronic Materials
2015 .01
-
Data Stability Enhancement Techniques for Nanoscale Memory Circuits : 7T Memory Design Tradeoffs and Options in 80nm UMC CMOS Technology
대한전자공학회 ISOCC
2010 .11
-
이단 셀어레이 구조를 갖는 저전력 SRAM설계에 관한 연구 ( A Study on the Low Power SRAM Design with two Stage Cell Array )
대한전자공학회 학술대회
1996 .07
-
65-㎚급 SoC를 위한 증가된 Word-Line-Off 전압을 이용한 Oxide-Tunneling 누설전류 절감 SRAM
대한전자공학회 학술대회
2008 .05
-
누설전류 감소기법을 적용한 256-Kb Embedded SRAM 설계
대한전자공학회 학술대회
2006 .11
-
16-ns 256K CMOS SRAM
대한전기학회 학술대회 논문집
1988 .07
-
16-ns 256K CMOS SRAM ( 16-ns 256K CMOS SRAM )
대한전자공학회 학술대회
1988 .07
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001758413