개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.19 No.2
- 발행연도
- 2019.4
- 수록면
- 208 - 213 (6page)
- DOI
- 10.5573/JSTS.2019.19.2.208
이용수
초록· 키워드
오류제보하기
The influence of etch profiles on leakage current and capacitance of three-dimensional (3-D) dynamic random access memory (DRAM) storage capacitors is investigated by using full 3-D technology computer-aided design (TCAD) simulation. According to the simulation results calibrated by experimental data, as the ratio of bottom critical dimension (CDBOT) to top critical dimension (CDTOP) of a DRAM storage capacitor decreases, storage capacitance (Cs) decreases while leakage current (Ileak) increases. Thus, it is important to achieve steep etch profiles during the fabrication of DRAM storage capacitors for higher DRAM capacity and longer refresh time.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. SIMULATION METHODOLOGY
Ⅲ. SIMULATION RESULTS AND DISCUSSION
Ⅳ. CONCLUSIONS
REFERENCES
참고문헌 (13)
참고문헌 신청
S.-K. Park, “Technology scaling challenge and future prospects of DRAM and NAND flash memory,” Proc. International Memory Workshop (IMW), pp. 1-4, Jul. 2015.
J. M. Park, Y. S. Hwang, S.-W. Kim, S. Y. Han, J. S. Park, J. Kim, J. W. Seo, B. S. Kim, S. H. Shin, C. H. Cho, S. W. Nam, H. S. Hong, K. P. Lee, G. Y. Jin, and E. S. Jung, 20nm DRAM: a new beginning of another revolution, Proc. International Electron Devices Meeting (IEDM), pp. 676-679, Dec. 2015.
S. K. Kim, S. W. Lee, J. H. Han, B. Lee, S. Han, and C. S. Hwang, Capacitors with an equivalent oxide thickness of< 0.5 nm for nanoscale electronic semiconductor memory,. Advanced Functional Materials, vol. 20, no. 18, pp. 2989-3003, Aug. 2010.
H.-M. Kwon, S.-K. Kwon, K.-S. Jeong, S.-K. Oh, S.-H. Oh, W.-I. Choi, T.-W. Kim, D.-H. Kim, C.-Y. Kang, B. H. Lee, P. Kirsch, and H.-D. Lee, A correlation between oxygen vacancies and reliability characteristics in a single zirconium oxide metal-insulator-metal capacitor, IEEE Transactions on Electron Devices, vol. 61, no. 8, pp. 2619-2627, Aug. 2014.
K. Kim, Technology for sub-50nm DRAM and NAND flash manufacturing, Proc. International Electron Devices Meeting (IEDM), pp. 323-326, Dec. 2005.
J. M. Park, Y. S. Hwang, S.-W. Kim, S. Y. Han, J. S. Park, J. Kim, J. W. Seo, B. S. Kim, S. H. Shin, C. H. Cho, S. W. Nam, H. S. Hong, K. P. Lee, G. Y. Jin, and E. S. Jung, 20nm DRAM: a new beginning of another revolution, Proc. International Electron Devices Meeting (IEDM), pp. 676-679, Dec. 2015.
S. K. Kim, S. W. Lee, J. H. Han, B. Lee, S. Han, and C. S. Hwang, Capacitors with an equivalent oxide thickness of< 0.5 nm for nanoscale electronic semiconductor memory,. Advanced Functional Materials, vol. 20, no. 18, pp. 2989-3003, Aug. 2010.
H.-M. Kwon, S.-K. Kwon, K.-S. Jeong, S.-K. Oh, S.-H. Oh, W.-I. Choi, T.-W. Kim, D.-H. Kim, C.-Y. Kang, B. H. Lee, P. Kirsch, and H.-D. Lee, A correlation between oxygen vacancies and reliability characteristics in a single zirconium oxide metal-insulator-metal capacitor, IEEE Transactions on Electron Devices, vol. 61, no. 8, pp. 2619-2627, Aug. 2014.
K. Kim, Technology for sub-50nm DRAM and NAND flash manufacturing, Proc. International Electron Devices Meeting (IEDM), pp. 323-326, Dec. 2005.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
정공 저장 영역을 갖는 1T DRAM 소자의 설계와 센싱 마진 분석
대한전자공학회 학술대회
2021 .06
-
비파괴적 읽기 동작이 가능한 컴팩트 2T(0C) DRAM 셀의 설계와 시냅스 소자 응용 가능성
대한전자공학회 학술대회
2021 .06
-
한국의 4M DRAM 공동연구개발 사례연구 하(下)
반도체디스플레이기술학회지
2019 .01
-
DRAM의 성능 향상을 위한 Pre-Refresh 기법
한국정보기술학회논문지
2018 .10
-
McSimA+ 시뮬레이터를 활용한 DRAM 파라미터별 성능 민감도 연구
대한전자공학회 학술대회
2016 .06
-
BCAT구조 DRAM의 패싱 워드 라인 유도 누설전류 분석
전기전자학회논문지
2023 .12
-
DRAM 기술의 현재와 미래
전자공학회지
2023 .10
-
DRAM 소자의 열적 안전성에 관한 연구
한국정밀공학회 학술발표대회 논문집
2015 .05
-
[박사학위 논문초록] 고성능 및 저전력 3D 적층형 DRAM에 관한 연구
전자공학회지
2019 .12
-
DRAM 테스트 패턴 프로그램의 기호 표현형
한국정보과학회 학술발표논문집
2022 .12
-
마이크로프로세서의 성능에 끼치는 DRAM의 영향에 관한 연구
한국인터넷방송통신학회 논문지
2017 .01
-
광대역폭 PIM을 위한 새로운 구조의 DRAM 셀 설계
대한전자공학회 학술대회
2022 .11
-
트랜지스터의 온도 계수를 고려한 커패시터리스 디램의 설계 최적화
전기전자학회논문지
2024 .09
-
메모리 접근 경향을 고려한 적응적 DRAM Refresh
대한전자공학회 학술대회
2016 .06
-
높은 전자 이동도를 갖는 HEMT 구조를 활용한 DRAM 설계
Proceedings of KIIT Conference
2021 .06
-
DRAM이 임베디드 프로세서의 성능에 끼치는 영향
디지털콘텐츠학회논문지
2017 .08
-
직접 사상 DRAM 캐시를 위한 대역폭 균형 전송 기법
대한전자공학회 학술대회
2015 .11
-
DRAM refresh parameter에 따른 컴퓨팅 성능 변화
한국정보과학회 학술발표논문집
2020 .07
-
An Approximate DRAM Design with an Adjustable Refresh Scheme for Low-power Deep Neural Networks
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2021 .04
-
Extension of DRAM Retention Time at 77 Kelvin by Replacing Weak Rows with Large GIDL Current
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0