메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학술저널
저자정보
경신수 (고려대학교 전기공학과) 정은식 (고려대학교 전기공학과) 성만영 (고려대학교)
저널정보
대한금속·재료학회 Electronic Materials Letters Electronic Materials Letters Vol.13 No.4
발행연도
2017.1
수록면
368 - 372 (5page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색

초록· 키워드

오류제보하기
Although trench gate and super-junction technology have micro-trenchproblems when applied to the SiC process due to the materialcharacteristics. In this paper, area effects are analyzed from the testelement group with various patterns and optical proximity correction(OPC) methods are proposed and analyzed to reduce micro-trenches inthe SiC trench etching process. First, the loading effects were analyzedfrom pattern samples with various trench widths (Wt). Fromexperiments, the area must limited under a proper size for a uniformetching profile and reduced micro-trenches because a wider areaaccelerates the etch rate. Second, the area effects were more severelyunbalanced at corner patterns because the corner pattern necessarily hasan in-corner and out-corner that have different etching areas to eachother. We can balance areas using OPC patterns to overcome this. Experiments with OPC represented improved micro-trench profilefrom when comparing differences of trench depth (Δdt) at out cornerand in corner. As a result, the area effects can be used to improve thetrench profile with optimized etching process conditions. Therefore, thetrench gate and super-junction pillar of the SiC power MOSFET canhave an improved uniform profile without micro-trenches using properdesign and OPC.

목차

등록된 정보가 없습니다.

참고문헌 (15)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0