메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
최희재 (서울과학기술대학교) 심원보 (서울과학기술대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2023년도 대한전자공학회 하계학술대회 논문집
발행연도
2023.6
수록면
266 - 269 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
The emergence of AI-based conversational services has led to a focus on the high performance semiconductor market. Technology for processing large amounts of data is essential, and to process such data, it is necessary to address the data bottleneck and power consumption increase issues in the von Neumann architecture. Processing-in-memory (PIM) acts as a key solution to these bottleneck and power consumption. In this paper, we added a refresh circuit to implement 2T DRAM in the synaptic array of the PIM chip. As a result, we analyzed the synaptic array area and the PIM chip area with the addition of the refresh circuit, and finally presented research directions for the optimal PIM chip design that can have advantages in terms of density.

목차

Abstract
Ⅰ. 서론
Ⅱ. Synaptic Array마다 추가된 Refresh 회로에 따른 PIM Chip 면적 분석
Ⅲ. 결론 및 향후 연구 방향
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0