스캔 분할 기법을 이용한 저전력 Test-Per-Scan BIST

문정욱 ,  손윤식 ,  정정화

대한전자공학회 학술대회

2003 .07

BIST 환경에서의 천이 억제 스캔 셀 구조

김인철 ,  송동섭 ,  김유빈 외 2명

전자공학회논문지-SD

2006 .06

A New Low Power BIST Architecture Based on Probability Models

HyeonUk Son ,  Youbean Kim ,  Kicheol Kim 외 2명

대한전자공학회 ISOCC

2007 .10

BIST structure based on new Random Access Scan architecture for Low Power Scan Test

Yong-Hyun Kim ,  Insoo Kim ,  Hyoung Bok Min

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2009 .07

An Efficient BIST (Built-in Self-test) for A/D converters

Kicheol Kim ,  Youbean Kim ,  Incheol Kim 외 2명

대한전자공학회 ISOCC

2007 .10

회로분할과 테스트 입력 벡터 제어를 이용한 저전력 Scan-based BIST 설계

신택균 ,  손윤식 ,  정정화

대한전자공학회 학술대회

2001 .06

TRACE : Transition Repression Architecture for low power scan CEll in BIST environment

Incheol Kim ,  Dongsup Song ,  Kicheol Kim 외 2명

대한전자공학회 ISOCC

2006 .10

효율적인 캐쉬 테스트 알고리듬 및 BIST 구조 ( An Effective Cache Test Algorithm and BIST Architecture )

김홍식 ,  윤도현 ,  강성호

전자공학회논문지-C

1999 .12

A New BIST Architecture for Word Oriented Memory

Il-Woong Kim ,  Gunbae Kim ,  Ilgweon Kang 외 1명

대한전자공학회 ISOCC

2006 .10

A New Hardware Efficient Interconnect BIST

Daeyeal Lee ,  Yongjoon Kim ,  Sungho Kang

대한전자공학회 ISOCC

2005 .10

Boundary-Scan 환경에서의 LFSR를 이용한 BIST 실현 ( BIST Implementation using LFSR in Boundary-Scan Environments )

조계철 ,  김상국 ,  박은화 외 2명

대한전자공학회 학술대회

1994 .01

An Efficient BIST Architecture for Embedded Dual-Port Memories

Youngkyu Pa ,  k ,  Myung-Hoon Yang 외 4명

대한전자공학회 ISOCC

2007 .10

입력신호 그룹화 방법에 의한 BIST의 테스트 시간 감소 ( Test Time Reduction of BIST by Primary Input Grouping Method )

장윤석 ,  김동욱

전자공학회논문지-SD

2000 .08

데이터 패스 메가셀을 위한 BIST 구조

김형주 ,  손일헌

대한전자공학회 학술대회

1998 .11

데이터 패스 메가셀을 위한 BIST 구조 ( BIST Architecture for Datapath Megacells )

김형주 ,  손일헌

대한전자공학회 학술대회

1998 .11

스캔입력 변형기법을 통한 새로운 저전력 스캔 BIST 구조

손현욱 ,  김유빈 ,  강성호

전자공학회논문지-SD

2008 .06

고장 모델 기반 메모리 BIST 회로 생성 시스템 설계

이정민 ,  심은성 ,  장훈

전자공학회논문지-SD

2005 .02

혼합 모드 BIST 테스트 패턴 생성기

金弘植 ,  李抗圭 ,  姜成昊

전기학회논문지

1998 .07

Reducing Test Power and Improving Test Effectiveness for Logic BIST

Wang Weizheng ,  Cai Shuo ,  Xiang Lingyun

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2014 .10

분할 및 병렬 처리 방법에 의한 BIST의 테스트 시간 감소

崔炳九 ,  金東郁

전기학회논문지 D

2000 .06