지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
1 Introduction
2 Definition of Transition Weight
3 Proposed Architecture Based on Probability Models
4 Experimental Results
5 Conclusions
References
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
효율적인 캐쉬 테스트 알고리듬 및 BIST 구조 ( An Effective Cache Test Algorithm and BIST Architecture )
전자공학회논문지-C
1999 .12
A New BIST Architecture for Word Oriented Memory
대한전자공학회 ISOCC
2006 .10
TRACE : Transition Repression Architecture for low power scan CEll in BIST environment
대한전자공학회 ISOCC
2006 .10
스캔 분할 기법을 이용한 저전력 Test-Per-Scan BIST
대한전자공학회 학술대회
2003 .07
입력신호 그룹화 방법에 의한 BIST의 테스트 시간 감소 ( Test Time Reduction of BIST by Primary Input Grouping Method )
전자공학회논문지-SD
2000 .08
데이터 패스 메가셀을 위한 BIST 구조 ( BIST Architecture for Datapath Megacells )
대한전자공학회 학술대회
1998 .11
데이터 패스 메가셀을 위한 BIST 구조
대한전자공학회 학술대회
1998 .11
An Efficient BIST Architecture for Boards with Multiple Scan Chains
ICVC : International Conference on VLSI and CAD
1997 .01
BIST structure based on new Random Access Scan architecture for Low Power Scan Test
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
고장 모델 기반 메모리 BIST 회로 생성 시스템 설계
전자공학회논문지-SD
2005 .02
혼합 모드 BIST 테스트 패턴 생성기
전기학회논문지
1998 .07
스캔입력 변형기법을 통한 새로운 저전력 스캔 BIST 구조
전자공학회논문지-SD
2008 .06
회로분할과 테스트 입력 벡터 제어를 이용한 저전력 Scan-based BIST 설계
대한전자공학회 학술대회
2001 .06
분할 및 병렬 처리 방법에 의한 BIST의 테스트 시간 감소
전기학회논문지 D
2000 .06
An Efficient BIST (Built-in Self-test) for A/D converters
대한전자공학회 ISOCC
2007 .10
연상 메모리를 위한 BIST 회로 설계에 관한 연구 ( A Study on design BIST Circuit for Content Addressable Memory )
한국통신학회 학술대회논문집
1996 .01
P1838 표준의 Memory BIST를 재활용 한 3차원으로 적층 된 플랫 메모리 자체 테스트 기법
한국통신학회 학술대회논문집
2015 .01
플래시 메모리를 위한 유한 상태 머신 기반의 프로그래머블 자체 테스트
전자공학회논문지-SD
2007 .06
메모리 테스트를 위한 BIST 기술
전자공학회지
1995 .12
1.8GHz 고주파 전단부의 결함 검사를 위한 새로운 BIST 회로
전자공학회논문지-TC
2005 .06
0