지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2008.6
- 수록면
- 43 - 48 (6page)
이용수
초록· 키워드
오류제보하기
일반적으로 자체 테스트 동작은 입력 벡터들 사이에 상호 연관성이 없기 때문에 더 많은 전력을 소비하는 것으로 알려져있다. 이러한 점은 회로에 손상을 유발할 뿐 아니라 배터리 수명에도 악영향을 미치기 때문에 반드시 해결되어야 할 과제 중 하나이다. 이를 위해 본 논문에서는 새로운 방식의 BIST(Built-In Self Test) 구조를 제안하여 테스트 동작에서의 천이를 감소시키고, 이를 통해 전력소모를 줄이고자 한다. 제안하는 구조에서는 LFSR(Linear Feedback Shift Register)을 통해 생성되는 pseudo-random 테스트 벡터가 스캔 경로로 들어가기 전에 3 bit씩 모아 더 적은 천이를 가지는 4 bit의 패턴으로 변형한다. 이러한 변형과 그에 대한 복원 과정은 기존의 스캔 BIST 구조에서 Bit Generator와 Bit Dropper라는 모듈을 추가하여 간단히 구현하였다. 제안하는 구조를 ISCAS'89 benchmark 회로에 적용한 결과 약 62%의 천이 감소를 확인하였고, 이를 통해 제안하는 구조의 효율성을 검증하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 제안하는 스캔입력 변형기법
Ⅲ. 제안하는 스캔 BIST 구조
Ⅳ. 시뮬레이션 결과
Ⅴ. 결론
참고문헌
저자소개
참고문헌 (8)
참고문헌 신청
Swarup Bhunia , 2005 , Power Reduction in Test-Per-Scan BIST with Supply Gating and Efficient Scan Partitioning , Proc. of IEEE International Symposium on Quality Electronic Design : 435 ~ 458
He Ronghui , 2003 , A Low Power BIST TPG Design , Proc. of IEEE ASIC, SOC Conference : 1136 ~ 1139
Youbean Kim , 2006 , TOSCA: Total Scan Power Reduction Architecture based on Pseudo-Random Built-in Self Test Structure , Proc. of 15th Asian Test Symposium : 17 ~ 24
Rui Li , 2001 , A New Low Power BIST Methodology by Altering the Structure of Linear Feedback Shift Registers , Proc. of IEEE ASIC, SOC Conference : 646 ~ 649
Nan-Cheng Lai , 2006 , Low-Power BIST With a Smoother and Scan-Chain Reorder Under Optimal Cluster Size , IEEE Trans. Computer -Aided Design of Integrated Circuits and System 25 (Issue 11) : 2586 ~ 2594
He Ronghui , 2003 , A Low Power BIST TPG Design , Proc. of IEEE ASIC, SOC Conference : 1136 ~ 1139
Youbean Kim , 2006 , TOSCA: Total Scan Power Reduction Architecture based on Pseudo-Random Built-in Self Test Structure , Proc. of 15th Asian Test Symposium : 17 ~ 24
Rui Li , 2001 , A New Low Power BIST Methodology by Altering the Structure of Linear Feedback Shift Registers , Proc. of IEEE ASIC, SOC Conference : 646 ~ 649
Nan-Cheng Lai , 2006 , Low-Power BIST With a Smoother and Scan-Chain Reorder Under Optimal Cluster Size , IEEE Trans. Computer -Aided Design of Integrated Circuits and System 25 (Issue 11) : 2586 ~ 2594
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
BIST 환경에서의 천이 억제 스캔 셀 구조
전자공학회논문지-SD
2006 .06
-
스캔 분할 기법을 이용한 저전력 Test-Per-Scan BIST
대한전자공학회 학술대회
2003 .07
-
2-패턴 테스트를 고려한 스캔 기반 BIST 구조
전자공학회논문지-SD
2003 .10
-
회로분할과 테스트 입력 벡터 제어를 이용한 저전력 Scan-based BIST 설계
대한전자공학회 학술대회
2001 .06
-
BIST structure based on new Random Access Scan architecture for Low Power Scan Test
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
A New Low Power BIST Architecture Based on Probability Models
대한전자공학회 ISOCC
2007 .10
-
입력신호 그룹화 방법에 의한 BIST의 테스트 시간 감소 ( Test Time Reduction of BIST by Primary Input Grouping Method )
전자공학회논문지-SD
2000 .08
-
효율적인 캐쉬 테스트 알고리듬 및 BIST 구조 ( An Effective Cache Test Algorithm and BIST Architecture )
전자공학회논문지-C
1999 .12
-
천이 감시 윈도우를 이용한 새로운 저전력 LFSR 구조
전자공학회논문지-SD
2005 .08
-
혼합 모드 BIST 테스트 패턴 생성기
전기학회논문지
1998 .07
-
효율적인 혼합 BIST 방법
전자공학회논문지-SD
2003 .08
-
고장 모델 기반 메모리 BIST 회로 생성 시스템 설계
전자공학회논문지-SD
2005 .02
-
Boundary-Scan 환경에서의 LFSR를 이용한 BIST 실현 ( BIST Implementation using LFSR in Boundary-Scan Environments )
대한전자공학회 학술대회
1994 .01
-
TRACE : Transition Repression Architecture for low power scan CEll in BIST environment
대한전자공학회 ISOCC
2006 .10
-
분할 및 병렬 처리 방법에 의한 BIST의 테스트 시간 감소
전기학회논문지 D
2000 .06
-
저전력 BIST를 위한 패턴 사상(寫像) 기법에 관한 연구
전자공학회논문지-SD
2009 .05
-
An Efficient BIST Architecture for Boards with Multiple Scan Chains
ICVC : International Conference on VLSI and CAD
1997 .01
-
플래시 메모리를 위한 유한 상태 머신 기반의 프로그래머블 자체 테스트
전자공학회논문지-SD
2007 .06
-
혼성 신호 회로에 대한 효과적인 BIST
전자공학회논문지-SD
2002 .08
-
메모리 테스트를 위한 BIST 기술
전자공학회지
1995 .12
이 논문의 저자 정보
이 논문과 함께 이용한 논문
혼합 모드 BIST 테스트 패턴 생성기
金弘植
,
李抗圭
,
姜成昊
전기학회논문지
1998
.07
분할 및 병렬 처리 방법에 의한 BIST의 테스트 시간 감소
崔炳九
,
金東郁
전기학회논문지 D
2000
.06
효율적인 LFSR 리시딩 기반의 테스트 압축 기법
김홍식
,
김현진
,
안진호
외 1명
전자공학회논문지-SD
2009
.03
An Efficient Diagnosis Algorithm for Multiple Stuck-at Faults
임요섭
,
이주환
,
강성호
전자공학회논문지-SD
2006
.09
결정론적 테스트 세트의 신호확률에 기반을 둔 clustered reconfigurable interconnection network 내장된 자체 테스트 기법
송동섭
,
강성호
전자공학회논문지-SD
2005
.12
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-014810085