지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
Abstract
Ⅰ. 서론
Ⅱ. 제안하는 스캔입력 변형기법
Ⅲ. 제안하는 스캔 BIST 구조
Ⅳ. 시뮬레이션 결과
Ⅴ. 결론
참고문헌
저자소개
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
BIST 환경에서의 천이 억제 스캔 셀 구조
전자공학회논문지-SD
2006 .06
스캔 분할 기법을 이용한 저전력 Test-Per-Scan BIST
대한전자공학회 학술대회
2003 .07
2-패턴 테스트를 고려한 스캔 기반 BIST 구조
전자공학회논문지-SD
2003 .10
회로분할과 테스트 입력 벡터 제어를 이용한 저전력 Scan-based BIST 설계
대한전자공학회 학술대회
2001 .06
BIST structure based on new Random Access Scan architecture for Low Power Scan Test
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
A New Low Power BIST Architecture Based on Probability Models
대한전자공학회 ISOCC
2007 .10
입력신호 그룹화 방법에 의한 BIST의 테스트 시간 감소 ( Test Time Reduction of BIST by Primary Input Grouping Method )
전자공학회논문지-SD
2000 .08
효율적인 캐쉬 테스트 알고리듬 및 BIST 구조 ( An Effective Cache Test Algorithm and BIST Architecture )
전자공학회논문지-C
1999 .12
천이 감시 윈도우를 이용한 새로운 저전력 LFSR 구조
전자공학회논문지-SD
2005 .08
혼합 모드 BIST 테스트 패턴 생성기
전기학회논문지
1998 .07
효율적인 혼합 BIST 방법
전자공학회논문지-SD
2003 .08
고장 모델 기반 메모리 BIST 회로 생성 시스템 설계
전자공학회논문지-SD
2005 .02
Boundary-Scan 환경에서의 LFSR를 이용한 BIST 실현 ( BIST Implementation using LFSR in Boundary-Scan Environments )
대한전자공학회 학술대회
1994 .01
TRACE : Transition Repression Architecture for low power scan CEll in BIST environment
대한전자공학회 ISOCC
2006 .10
분할 및 병렬 처리 방법에 의한 BIST의 테스트 시간 감소
전기학회논문지 D
2000 .06
저전력 BIST를 위한 패턴 사상(寫像) 기법에 관한 연구
전자공학회논문지-SD
2009 .05
An Efficient BIST Architecture for Boards with Multiple Scan Chains
ICVC : International Conference on VLSI and CAD
1997 .01
플래시 메모리를 위한 유한 상태 머신 기반의 프로그래머블 자체 테스트
전자공학회논문지-SD
2007 .06
혼성 신호 회로에 대한 효과적인 BIST
전자공학회논문지-SD
2002 .08
메모리 테스트를 위한 BIST 기술
전자공학회지
1995 .12
0