지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
1. 서론
2. 혼합 테스트의 방법론
3. 혼합 테스트 패턴 생성기의 구조
4. 혼합 테스트
5. 실험결과
6. 결론
참고문헌
저자소개
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
내장 메모리 테스트를 위한 BIST 회로 자동생성기 ( Automatic BIST Circuit Generator for Embedded Memories )
전자공학회논문지-SD
2001 .10
입력신호 그룹화 방법에 의한 BIST의 테스트 시간 감소 ( Test Time Reduction of BIST by Primary Input Grouping Method )
전자공학회논문지-SD
2000 .08
메모리 테스트를 위한 BIST 기술
전자공학회지
1995 .12
효율적인 캐쉬 테스트 알고리듬 및 BIST 구조 ( An Effective Cache Test Algorithm and BIST Architecture )
전자공학회논문지-C
1999 .12
분할 및 병렬 처리 방법에 의한 BIST의 테스트 시간 감소
전기학회논문지 D
2000 .06
플래시 메모리를 위한 유한 상태 머신 기반의 프로그래머블 자체 테스트
전자공학회논문지-SD
2007 .06
효율적인 혼합 BIST 방법
전자공학회논문지-SD
2003 .08
고장 모델 기반 메모리 BIST 회로 생성 시스템 설계
전자공학회논문지-SD
2005 .02
P1838 표준의 Memory BIST를 재활용 한 3차원으로 적층 된 플랫 메모리 자체 테스트 기법
한국통신학회 학술대회논문집
2015 .01
내장형 메모리 테스트 알고리듬을 위한 범용 BIST 생성기
대한전자공학회 학술대회
1998 .01
An Efficient BIST (Built-in Self-test) for A/D converters
대한전자공학회 ISOCC
2007 .10
혼성 신호 회로에 대한 효과적인 BIST
전자공학회논문지-SD
2002 .08
연상 메모리를 위한 BIST 회로 설계에 관한 연구 ( A Study on design BIST Circuit for Content Addressable Memory )
한국통신학회 학술대회논문집
1996 .01
스캔 분할 기법을 이용한 저전력 Test-Per-Scan BIST
대한전자공학회 학술대회
2003 .07
저전력 BIST를 위한 패턴 사상(寫像) 기법에 관한 연구
전자공학회논문지-SD
2009 .05
BIST 기법을 이용한 RF 집적회로의 테스트용이화 설계
디지털콘텐츠학회논문지
2012 .12
A New Low Power BIST Architecture Based on Probability Models
대한전자공학회 ISOCC
2007 .10
VHDL을 이용한 테스트 알고리즘의 BIST 회로 설계
한국음향학회지
1999 .01
회로분할과 테스트 입력 벡터 제어를 이용한 저전력 Scan-based BIST 설계
대한전자공학회 학술대회
2001 .06
반도체 메모리의 Built-In Self Test ( BIST )
전자공학회지
1992 .05
0