지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2006.3
- 수록면
- 21 - 32 (12page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 누설전력 소비뿐만 아니라 스위칭 전력 소비를 동시에 줄일 수 있는 새로운 저전력 SRAM 회로를 제안한다. 제안된 저전력 SRAM은 대기모드와 쓰기동작에서는 셀의 소스라인 전압을 V_(SSH)로 증가시키고 읽기동작에서만 소스라인 전압을 다시 Vss가 되도록 동적으로 조절한다. SRAM 셀의 소스라인 전압을 동적으로 조절하면 reverse body-bias 효과, DIBL 효과, 음의 V_(GS) 효과를 이용하여 셀 어레이의 누설전류를 1/100 까지 감소시킬 수 있다. 또한 누설전류를 억제하기 위해 사용된 소스라인 드라이버를 이용하여 SRAM의 쓰기동작에서 비트라인 전압의 스윙 폭을 V_(DD)-to-V_(SSH)로 감소시킴으로써 SRAM의 write power를 대폭 감소시킬 수 있고 쓰기동작 중에 있는 셀들의 누설 전류 소비도 동시에 줄일 수 있다. 이를 위해 새로운 write driver를 사용하여 low-swing 쓰기동작 시 성능 감소를 최소화하였다. 누설전력 소비 감소 기법과 스위칭 전력 소비 감소 기법을 동시에 사용함으로써 제안된 SRAM은 특히 미래의 큰 누설전류가 예상되는 70-nm 이하 급 초미세 공정에서 유용할 것으로 예측된다. 70-nm 공정 파라미터를 이용해서 시뮬레이션 한 결과 누설전력 소비의 93%와 스위칭 전력 소비의 43%를 줄일 수 있을 것으로 보인다. 본 논문에서 제안된 저전력 SRAM의 유용성과 신뢰성을 검증하기 위해서 0.35-μm CMOS 공정에서 32x128 bit SRAM이 제작 및 측정되었다. 측정 결과 기존의 SRAM에 비해 스위칭 전력이 30% 적게 소비됨을 확인하였고 사용된 메탈 차폐 레이어로 인해서 V_(DD)-to-V(SSH) 전압이 약 1.1V 일 때까지 오류 없이 동작함을 관측하였다. 본 논문의 SRAM 스위칭 전력감소는 I/O의 bit width가 증가하면 더욱 더 중요해질 것으로 예상할 수 있다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 제안된 저전력 SRAM 셀 어레이 구조
Ⅲ. 시뮬레이션과 측정 결과
Ⅳ. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
소스 전압을 높인 메모리 셀을 이용한 저전력 SRAM
전자공학회논문지-SD
2004 .08
-
파워게이팅과 전압레벨조절을 이용하여 누설전류를 줄인 SRAM
전자공학회논문지-SD
2012 .08
-
70-㎚ 이하 급 초미세 CMOS 공정에서의 누설 전류 및 동적 전류 소비 억제 내장형 SRAM 설계
대한전자공학회 학술대회
2004 .06
-
16-ns 256K CMOS SRAM ( 16-ns 256K CMOS SRAM )
대한전자공학회 학술대회
1988 .07
-
16-ns 256K CMOS SRAM
대한전기학회 학술대회 논문집
1988 .07
-
누설전류 감소기법을 적용한 256-Kb Embedded SRAM 설계
대한전자공학회 학술대회
2006 .11
-
65-㎚급 SoC를 위한 증가된 Word-Line-Off 전압을 이용한 Oxide-Tunneling 누설전류 절감 SRAM
대한전자공학회 학술대회
2008 .05
-
전류모드 기술을 이용한 고속동작 SRAM 설계
대한전자공학회 학술대회
2006 .06
-
Full CMOS SRAM Technology for Very Low Voltage ＆ Very Low Power Operation
대한전자공학회 학술대회
1998 .01
-
병렬 처리기법을 위한 CMOS SRAM ( A Cmos Sram for Parallel Processing Technologies )
대한전자공학회 학술대회
1995 .11
-
병렬 처리기법을 위한 CMOS SRAM
대한전자공학회 학술대회
1995 .12
-
An Advanced Embedded SRAM Cell with Expanded Read/Write Stability and Leakage Reduction
전기전자학회논문지
2012 .09
-
읽기 전력 감소를 위한 SRAM Cell 설계
대한전자공학회 학술대회
2017 .06
-
Priority-based SRAM Design
대한전자공학회 ISOCC
2013 .11
-
A 65ns Full CMOS SRAM Operating at 1.8V
대한전자공학회 학술대회
1998 .01
-
A Low-leakage SRAM using Power-gating and Virtual-ground
대한전자공학회 ISOCC
2012 .11
-
초 저 소비전력 및 저 전압 동작용 FULL CMOS SRAM CELL 에 관한 연구
전자공학회지
1997 .06
-
초고속 고집적 Synchronous SRAM과 Logic Embedded SRAM을 위한 Trench Isolation의 Full CMOS SRAM Cell Technology
대한전자공학회 학술대회
1998 .01
-
Dynamic Power Supply Current Testing for Open Defects in CMOS SRAMs
[ETRI] ETRI Journal
2001 .04
-
128 K x 8 bit SRAM 메모리 다중칩 패키지 제작 ( A Fabrication 128 K x 8 BIT sram Multichip Package )
전자공학회논문지-A
1994 .03
이 논문의 저자 정보
이 논문과 함께 이용한 논문
Tradeoffs between Standby Current and Data Retention Voltage of SRAM in Sleep Mode
Ding-Ming Kwai
대한전자공학회 ISOCC
2006
.10
Leakage Reduction of Sub-55nm SRAM Based on a Feedback Monitor Scheme for Standby Voltage Scaling
Chen Wu
,
Lijun Zhang
,
Zhenghao Lu
외 2명
대한전자공학회 ISOCC
2010
.11
Power Gated SRAM Circuits with Data Retention Capability and High Immunity to Noise : A Comparison for Reliability in Low Leakage Sleep Mode
Hailong Jiao
,
Volkan Ku
,
sun
대한전자공학회 ISOCC
2010
.11
Steep-slope HyperFET 기반 3㎚ 기술노드 SRAM 특성 분석
최수민
,
송주영
,
정항교
외 1명
대한전자공학회 학술대회
2022
.06
Static Noise Margin과 전류 개선을 위한 SRAM 구조 설계 및 분석
김영훈
,
이강윤
,
박경도
외 1명
대한전자공학회 학술대회
2021
.06
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-015401900