메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Chen Wu (Soochow University) Lijun Zhang (Soochow University) Zhenghao Lu (Soochow University) Yaqi Ma (Aicestar Technology Corp.) Jianbin Zheng (Aicestar Technology Corp.)
저널정보
대한전자공학회 대한전자공학회 ISOCC ISOCC 2010 Conference
발행연도
2010.11
수록면
315 - 318 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Reducing standby supply voltage to DRV can sharply decrease leakage power. In this paper, a feedback monitor scheme for standby V<SUB>DD</SUB> scaling is proposed. The feedback scheme utilizes the same memory cell to obtain exactly the same performance with SRAM core cells and thus to monitor approximate DRV tail of SRAM array. Based on Monte-Carlo DRV distribution along with its dependencies on body-bias and source-bias voltage, we add controlling options to regulate the DRV of monitor cells and then to approach the worst-case DRV of core cells. The feedback monitor scheme for detecting DRV is implemented with bank-based SRAM design. Simulation results on 55nm CMOS process indicates that for a 512KB SRAM, leakage power savings are achieved in different process corners compared to conventional SRAM structure.

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. DRV DEPENDENCIES
Ⅲ. FEEDBACK MONITOR SCHEME
Ⅳ. DESIGN OF BANK-BASED DYNAMIC SUPPLY VOLTAGE
Ⅴ. SIMULATION RESULTS
Ⅵ. CONCLUSIONS
REFERENCES

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-001489588