메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Esan Jang (Ulsan National Institute of Science and Technology) Sunhae Shin (Ulsan National Institute of Science and Technology) Jae Won Jeong (Ulsan National Institute of Science and Technology) Kyung Rok Kim (Ulsan National Institute of Science and Technology)
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.18 No.3
발행연도
2018.6
수록면
295 - 300 (6page)
DOI
10.5573/JSTS.2018.18.3.295

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
We propose a novel optimized design strategy by considering the correlated effects of highk gate oxide and spacer dielectric on GIDL and DIBL for high performance nanoscale CMOS with III-V/Ge channel tri-gate FinFET structure. By investigating the transition of GIDL mechanism from vertical to lateral direction in 14-nm InAs n-FinFET and Ge p-FinFET with abrupt and high drain doping, the lateral GIDL is suppressed as 1/100 by high-k spacer with high drive current of 1 mA/um and lower leakage current than 100 nA/um which works on lower operation voltage (VDD= 0.63 V). in addition, DIBL is also suppressed below 100 mV/V by taking relatively lower-k gate oxide than the high-k spacer.

목차

Abstract
I. INTRODUCTION
II. ANALYTIC CALCULATION MODEL OF GATE INDUCED DRAIN LEAKAGE FOR LOW BANDGAP SEMICONDUCTOR
III. SIMULATION STRUCTURE & MODEL PARAMETERS
IV. RESULTS AND DISCUSSION
V. CONCLUSIONS
REFERENCES

참고문헌 (21)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0